条件语句、循环语句、块语句及生成语句.pptVIP

下载本文档

4
0
约3.11千字
约 28页
2017-05-13 发布于四川
举报
版权申诉

条件语句、循环语句、块语句及生成语句.ppt

1、本文档共28页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

条件语句、循环语句、块语句及生成语句

第5章条件语句、循环语句、块语句和生成语句 5.1 条件语句（if else 语句） 5.1 条件语句（if else 语句） 5.1 条件语句（if else 语句） 5.1 条件语句（if else 语句） 5.1 条件语句（if else 语句） 5.1 条件语句（if else 语句） 5.2 case语句 5.2 case语句 5.2 case语句 5.2 case语句 5.2 case语句举例 reg [3:0] rega; reg [7:0] result; case(rega) 4 d0: result = 7 4 d1: result = 7 4 d2: result = 7 4 d3: result = 7 4 d4: result = 7 4 d5: result = 7 4 d6: result = 17 b1111101; 4 d7: result = 7 4 d8: result = 7 4 d9: result = 7 default: result =7 bx; endcase a g d b c f e bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 g f e d c b a V+ 0 LED不亮 1 LED亮 LED驱动原理 5.2 case语句举例 reg [3:0] rega; reg [7:0] result; case(rega) 4 d0: result = 7 4 d1: result = 7 4 d2: result = 7 4 d3: result = 7 4 d4: result = 7 4 d5: result = 7 4 d6: result = 17 b1111101; 4 d7: result = 7 4 d8: result = 7 4 d9: result = 7 default: result =7 bx; endcase a g d b c f e bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 g f e d c b a 5.2 case语句举例 reg[7:0] ir; casez(ir) 8 b1???????: instruction1(ir); 8 b01??????: instruction2(ir); 8 b00010???: instruction3(ir); 8 b000001??: instruction4(ir); endcase 5.2 case语句举例 reg[7:0] ir; casez(ir) 8 b1???????: instruction1(ir); 8 b01??????: instruction2(ir); 8 b00010???: instruction3(ir); 8 b000001??: instruction4(ir); endcase 5.2 case语句举例 module mux4_to_1 (out, i0, i1, i2, i3, s1, s0); output out; // 根据输入/输出图的端口声明 input i0, i1, i2, i3; input s1, s0; reg out; //把输出变量声明为寄存器类型 //任何输入信号改变，都会引起输出信号的重新计算 //使输出out 重新计算的所有输入信号必须写入 always @(...)的变量列表中 always @(s1 or s0 or i0 or i1 or i2 or i3) begin case ({s1, s0}) 2b00: out = i0; 2b01: out = i1; 2b10: out = i2; 2b11: out = i3; default: out = 1bx; endcase end endmodule if、 case语句正确用法 alwa