一种新的加法器进位旁路电路.PDFVIP

第16 卷 第2 期 电路与系统学报 Vol.16 No.2 2011 年 4 月 JOURNAL OF CIRCUITS AND SYSTEMS April ，2011 文章编号：1007-0249 (2011) 02-0062-04 * 一种新的加法器进位旁路电路 # 谢元斌 ， 潘伟涛， 郝跃 （西安电子科技大学微电子学院，陕西 西安 710071 ） 摘要：从逻辑关系上优化了进位旁路加法器中的进位旁路电路，并采用差分串联电压开关传输门（DCVSPG ）逻 辑电路实现。该方法解决了传统静态曼彻斯特链进位旁路电路的逻辑冲突问题，又避免了动态曼彻斯特链进位旁路电 路在预充阶段的延迟和功耗开销。DCVSPG 逻辑进位旁路比静态曼彻斯特链进位旁路和动态曼彻斯特链进位旁路分别 节省了25%和 9% 的面积开销。在TSMC 的0.25μm 工艺，2.5V 电压下，DCVSPG 逻辑进位旁路的延迟比静态曼彻斯 特链进位旁路和动态曼彻斯特链进位旁路分别降低了 8%和63% ，同时DCVSPG 逻辑进位旁路的功耗比它们分别降低 了86%和49% 。 关键词：进位旁路；DCVSPG 逻辑；曼彻斯特链；加法器 中图分类号：TN495 文献标识码：A 1 引言 加法器是基本的硬件运算单元，广泛的应用于通用处理器、数字信号处理器及一些专用集成电路 中。现有的快速加法器有进位旁路加法器、进位选择加法器、条件和加法器以及超前进位加法器等[1] 。 在这些加法器中，超前进位加法器速度最快，然而面积和功耗较大，其在位数增加时硬件复杂度增加 比其它加法器迅速。在其余三种加法器中，速度从快到慢依次为进位选择加法器，条件和加法器，进 位旁路加法器；面积从小到大依次是进位旁路加法器，进位选择加法器，条件和加法器；从面积速度 综合考虑进位旁路加法器是最优的[2] 。而进位旁路电路是影响进位旁路加法器速度的关键因素。 [3] 传统的进位旁路电路主要由曼彻斯特链实现，它又分为静态曼彻斯特链进位旁路 和动态曼彻斯 特链进位旁路[4~6] 。传统的静态曼彻斯特链进位旁路存在逻辑冲突问题。动态曼彻斯特链进位旁路有 预充和求值两个工作阶段，虽然其求值阶段的速度较快，延迟较小，然而预充阶段所需要的时间和功 耗开销较大。本文从逻辑关系上优化了进位旁路电路，并采用差分串联电压开关传输门[7] （DCVSPG ） 逻辑电路实现，解决了上述问题，同时提高了进位旁路电路的性能。 接下来，本文首先简单地介绍了进位旁路的原理以及静态和动态曼彻斯特链进位旁路；其次优化 了进位旁路的逻辑表达式，并用DCVSPG 逻辑实现了电路；最后，在性能上比较了DCVSPG 逻辑进 位旁路和传统的静态和动态曼彻斯特链进位旁路。 2 进位旁路电路 进位旁路信号Pi+m:i 和进位产生信号 Gi+m:i 是进位旁路加法器中的两个重要信号，当Pi+m:i=1 时， 发生进位旁路，第 i 位的进位输入 c 通过旁路电路直接成为第 i+m+1 位的进位输入，即 c =c ；否 i i+m+1 i 则根据Gi+m:i 信号发生进位消除或进位产生。它们的逻辑关系为： c = G + P ⋅ c （1） i+m+1 i+m:i i+m:i i * 收稿日期：2009-09-04 修订日期：2009-10-27