四位移位寄存器的设计和仿真.pptVIP

四位CMOS移位寄存器的设计和仿真 内容提纲 研究课题的意义 设计过程 仿真过程 结论 研究课题的意义 移位寄存器应用很广，可以用来构成移位寄存器型计数器，顺序脉冲发生器，串行累加器，与此同时可以应用于数据转换中，即把串行数据转换为并行数据，或者把并行数据转换为串行数据。在目前的新兴工业中，移位寄存器还可以应用于液晶显示面板与液晶显示装置中 。因此设计移位寄存器具有很现实的意义，这样可以了解工业中前沿器件。 以往的软件版本已经不能对更小尺寸工艺下的电路进行设计和仿真，而采用Tanner13此软件，可以进行更小尺寸工艺下的电路的设计和仿真。因此，应用此软件可以把握时代科技前沿，可以对更小模型进行研究。 内容提纲 研究课题的意义 设计过程 仿真过程 结论 设计过程 1、首先使用S-Edit生成CMOS反相器的电路图和符号图。 2、CMOS二输入与非门电路图和符号图的生成。 3、对反相器和与非门进行优化 主要是对其进行宽长比的优化从而是输出波形更加对称同时降低其功耗。 4、D触发器的电路图和符号图的生成 5、四位CMOS移位寄存器的电路图和符号图的生成 内容提纲 研究课题的意义 设计过程 仿真过程 结论 仿真过程 1、电路功能的实现 其功能表如下所示： 2、功耗分析 3、上升，下降和延迟时间的分析 4、最高频率的分析 同时测试了其在输出端加负载下的最高工作频率。 从而计算可以得到最高频率如下表所示。 5、温度分析 内容提纲 研究课题的意义 设计过程 仿真过程 结论 结论 * * 反相器进行优化后，对其进行直流扫描分析得到的图形，与非门的波图形与此相同。 这是在输入为高电平时所得到的波形图，其初始0000，进行了右移并最终得到了波形1111。 这是在输入为低电平时的移位寄存器的波形图，在初始状态是1111的情况下，对0进行了右移最终得到0000。 0 0 0 0 0 0 0 1 ↓ 0 0 0 0 1 0 0 1 1 ↓ 0 0 0 1 1 0 1 1 1 ↓ 0 连续输入4个0 0 1 1 1 1 1 1 1 ↓ 0 1 1 1 1 1 1 1 0 ↓ 1 1 1 1 0 1 1 0 0 ↓ 1 1 1 0 0 1 0 0 0 ↓ 1 1 0 0 0 0 0 0 0 ↓ 1 连续输入4个1 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 CP D 注 次态 现态 输入 在Spice中，加入power命令可以对其进行功耗分析。电路中我们可以看到输入端口和时钟端口都加有电源但是这只是信号，在理论上是没有功耗的，所以我们就不会考虑在输入端和时钟端所加电源信号的功耗，而只是考虑让整个电路处于静态工作点的电源的信号，那么在次电路中就只是分析接在Vdd和Gnd端之间的VV3的电源的功耗 。所以通过运行可以直接得到其功耗为32μw。 延迟时间的分析，则使用的是measure命令从而能够在测试结果的文 件中直接得到其上升时间，下降时间和延迟时间。 .measure tran risetime trig v(Q3) val=0.5 rise=1 targ v(Q3) val=4.5 rise=1 .measure tran falltime trig v(Q3) val=4.5 fall=1 targ v(Q3) val=0.5 fall=1 .measure tran risetime trig v(Q2) val=0.5 rise=1 targ v(Q2) val=4.5 rise=1 .measure tran falltime trig v(Q2) val=4.5 fall=1 targ v(Q2) val=0.5 fall=1 .measure tran risetime trig v(Q1) val=0.5 rise=1 targ v(Q1) val=4.5 rise=1 .measure tran falltime trig v(Q1) val=4.5 fall=1 targ v(Q1) val=0.5 fall=1 .measure tran risetime trig v(Q0) val=0.5 rise=1 targ v(Q0) val=4.5 rise=1 .measure tran falltime trig v(Q0) val=4.5 fall=1 targ v(Q0) val=0.5 fall=1 最终Q3端的上升时间是0.38ns，下降时间是0.37ns。Q2的上升时间是0.65ns, 下降时间是0.77ns。Q1的上升时间是0.65ns,下降时间是0.77ns 。Q0的上升时 间是0.65ns,下降时间是0.77ns。 同