- 1、本文档共40页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* * * * * * * * * * * * * * * * * * * 7.1 Top-Down 寻址方式和指令系统 RISC-CPU 的指令系统仅由8条指令组成 : HLT:停机操作。 SKZ:若为零跳过下一条语句。 ADD相加。 AND相与。 XOR异或。 LDA读数据。 STO写数据。 JMP无条件跳转语句。 RISC-CPU是8位微处理器,一律采用直接寻址方式,即数据总是放在存储器中,寻址单元的地址由指令直接给出。这是最简单的寻址方式。 * 7.2 大型设计 为什么Verilog能支持大型设计 Verilog 语法支持多层次多模块设计: 用 `include 宏指令可以在一个模块中包含多个模块; 在一个模块中可以用实例调用别的模块中定义的电路结构,构成多层次模块; 在一个模块中可以用多个任务和函数来表 达复杂的状态机和结构; 一个设计项目往往由一个顶层测试模块和多个可综合模块和若干个外围接口模块构成。 * 7.2 大型设计 设计项目举例 myproject - 可综合部分 (我们想要设计的逻辑电路部分): - mk_1.v, mk_2.v, mk_3.v, .....mk_8.v - mk_11.v, mk_12.v , mk_13.v..... - mk_21.v, mk_22.v, mk_23.v ..... - ...... - mk_81.v, mk_82.v, mk_83.v ..... - 外围部分: - ww_1.v, ww_2.v, ww_3.v, ww_4.v ... - 激励部分: - SG_1.v, SG_2.v .... - 顶层测试模块: - 包括可综合部分、外围部分、激励部分 - 还包括测试步骤和输出文件等。 * 7.2 大型设计 设计项目举例 激励源的 Verilog 模块 `timescale 1ns/1ns `define timeslice 200 module sigs (ack,clock,read,write,addr,data); input ack; output clock, read, write; output [15:0] addr; inout [7:0] data; reg clock, read, write; reg [15:0] addr; reg w_r ; //used to record if read or write reg [7:0] DataToRam; //used to stack the data assign #10 data = (w_r)? ‘hzz : DataToRam; initial begin clock = 0; w_r = 0; DataToRam=0 addr = 16 ‘h 0000 ; end always # ( `timeslice/2) clock = ~ clock; always @ (posedge ack) if (w_r == 0) begin #(5*`timeslice) write = 1; # (`timeslice) write = 0; end else begin # (5 * `timeslice) read = 1; # (`timeslice) read = 0; end always @(posedge ack) begin DataToRam = DataToRam + 2; addr = addr + 1; end endmodule 本模块可根据从被测试模块输出的 ack 信号逐一发出读/写、地址、
您可能关注的文档
最近下载
- 政府会计准则试题.pdf VIP
- 2025年江西省中考语文模拟卷(二)(含答案) .pdf VIP
- 综合与实践 低碳生活(课件)2024-2025学年度人教版数学七年级下册.pptx VIP
- 关于护理垂直管理体系的工作方案.docx VIP
- 实训3数据备份的概念,掌握使用Windows Server Backup备份和恢复数据.docx VIP
- 社区网格化管理工作小结.doc VIP
- 水利水电工程安全监测单元工程施工质量验收评定标准.pdf VIP
- 东方黄粱梦(原曲:仙剑赋)钢琴谱钢琴简谱 数字谱 钢琴双手简谱.pdf VIP
- 《肾上腺皮质功能监测》课件.ppt VIP
- 注册安全工程师知识点总结(法律法规).docx
文档评论(0)