stm8学习笔记.docxVIP

所用芯片 stm8s105s4开发环境：ST Visual DevelopStm8s的库为V1.1.1CPU频率及所有外设频率/时钟系统复位后，所有外设时钟均处于开的状态。用户可通过清除CLK_PCKENR1或CLK_PCKENR2中的PCKEN位来关闭相应的外设时钟。但是在关闭外设的时钟前，用户必须设置相应的位禁用该外设。为了使能一个外设，用户必须先设置寄存器CLK_PCKENR中对应的PCKEN位，然后设置外设控制寄存器中的外设使能位。AWU计数器是由独立于fMASTER的内部或外部时钟(LSI或HSE)驱动，因此，即使寄存器的时钟已被关掉，该外设依然可以继续运行。例如禁用所有外设时钟：CLK_PCKENR1 = 0x00;// close all clks of PeripheralCLK_PCKENR2 = 0x00;开启定时器TIME1定时器时钟：CLK_PCKENR1 |= 0x20; //具体参考STM8S_Reference 59页CPU分频因子：CPU时钟(fCPU)由主时钟(fMASTER)分频而来，分频因子由时钟分频寄存器(CLK_CKDIVR)中的位CPUDIV[2:0]决定。共7个分频因子可供选择(1至128中，2的幂)。如图13所示。fCPU为CPU和窗口看门狗提供时钟。时钟分频寄存器（CLK_CKDIVR）通用端口GPIO和其他的单片机一样，我是习惯从端口开始学习。Stm8s105s系列最多有7组I/O端口，A~G，而根据不同的封装可能没有其中的一些，在这里根据具体项目，我选择的是44脚封装的。使用任何的外设前，我们都要根据需要的将参考手册和数据手册看一边，当然端口也不能另外了。作为通用的IO口，每一个GPIO端口都有5个对应的寄存器如下表：注意：初始复位时，所有引脚设置为浮空输入。地址偏移值寄存器765432100x00Px_ODR复位值ODR70ODR60ODR50ODR40ODR30ODR20ODR10ODR000x01Px_IDR复位值IDR70IDR60IDR50IDR40IDR30IDR20IDR10IDR000x02Px_DDR复位值DDR70DDR60DDR50DDR40DDR30DDR20DDR10DDR000x03Px_CR1复位值C170C160C150C140C130C120C110C1000x04Px_CR2复位值C270C260C250C240C230C220C210C200其中1. Px_ODR是ODR[7:0]：端口输出数据寄存器位; (1)在输出模式下，写入寄存器的数值通过锁存器加到相应的引脚上。读ODR寄存器，返回之前锁存的寄存器值。 (2)在输入模式下，写入ODR的值将被锁存到寄存器中，但不会改变引脚状态。ODR寄存器在复位后总是为0。位操作指令(BSET, BRST) 可以用来设置DR寄存器来驱动相应的引脚，但不会影响到其他引脚。2. Px_IDR: IDR[7:0]：端口输入数据寄存器位不论引脚是输入还是输出模式，都可以通过该寄存器读入引脚状态值。该寄存器为只读寄存器。 0:逻辑低电平 1:逻辑高电平3. Px_DDR: DDR[7:0]：数据方向寄存器位 ,这些位可通过软件置1或置0，选择引脚输入或输出 0: 输入模式 1: 输出模式4. Px_CR1: C1[7:0]控制寄存器位这些位可通过软件置1或置0，用来在输入或输出模式下选择不同的功能。在 输入模式时(DDR=0): 0：浮空输入 1:：带上拉电阻输入在 输出模式时(DDR=1): 0：模拟开漏输出(不是真正的开漏输出)1： 推挽输出, 由CR2相应的位做输出摆率控制5. Px_CR2: C2[7:0]控制寄存器位 相应的位通过软件置1或置0，用来在输入或输出模式下选择不同的功能。在输入模式下，由CR2相应的位使能中断。如果该引脚无中断功能，则对该引脚无影响。 在输出模式下，置位将提高IO速度。此功能适用O3和O4输出类型。(参见引脚描述表)在 输入模式时(DDR=0): 0: 禁止外部中断 1: 使能外部中断在 输出模式时(DDR=1): 0：输出速度最大为2MHZ. 1：输出速度最大为10MHZ在stm8的库里面已经将这些外设都进行了封装定义，并提供这些外设的SPI，也就是我们所说的stm8的库函数。下面我们看看任何结构化的定义这些IO的寄存器的。typedefstructGPIO_struct /*typedef为C语言的关键字，作用是为一种数据类型定义一个新名字。这里的数据类型包括内部数据类型（int,char等）和自定义的数据类型（struct等）*/{vu8 ODR; /*! Output Data Register */vu8 IDR; /*! Input Data Regist