32位微处理器的结构要点.ppt

计算机接口技术及应用（原理与应用） 主要研究计算机处理器原理结构、各关键接口的原理、设计技术和实际应用系统开发。为实际的应用进行系统开发，要合理地进行硬件设计和软件编程。 计算机原理与应用研究的内容不但涉及计算机硬件，也涉及计算机软件。 2.2 Pentium的先进技术 1. 先进的体系结构 2．CISC和RISC相结合的技术 3. 超标量流水线技术 4. 先进的分支预测技术 2.3 Pentium的指令流水线 1 .指令流水线的组成： 总线接口部件、 指令预取部件、 指令译码部件 执行部件 Pentium的原理结构 总线接口部件 U流水线和V流水线 数据Cache 指令Cache 指令预取部件 指令译码器 控制ROM 分支目标缓冲器BTB 控制部件 浮点处理部件FPU 分段部件和分页部件 寄存器组 总线接口部件完成如下总线功能 ① 地址驱动和传输。 ② 数据驱动。 ③ 数据总线宽度控制。 ④ 数据缓冲。 ⑤ 总线操作的控制功能 ⑥ 奇/偶校验告示功能 ⑦ Cache操作控制 4 Pentium的三种工作方式 实地址方式 保护方式 虚拟8086方式 实地址方式的特点 ① 寻址机构、存储器管理、中断处理机构均和8086一样。 ② 操作数默认长度为16位。 ③ 存储器容量最大为1MB，采用分段方式，每段大小固定为64KB。 ④ 存储器中保留两个固定区域 FFFF0H～FFFFFH， 00000～003FFH。 保护方式的特点 ① 存储器用逻辑地址空间、线性地址空间和物理地址空间三种方式来描述。 ② 映像机制使逻辑地址空间大大超过实际的内存空间 ③ 既能进行16位运算，也能进行32位运算。 虚拟8086方式特点 ① 可以执行8086的应用程序。 ② 段寄存器的用法和实地址方式时一样，即段寄存器内容左移4位加上偏移量为线性地址。 ③ 存储器寻址空间为1MB，在分段基础上又分页，每页4KB。 实地址方式和虚拟8086方式区别： ① 多任务问题 ② 寻址空间问题。 ③ 内存管理问题 2.5 Pentium的寄存器组 Pentium的寄存器组包括 ①?基本寄存器组。 ②?系统寄存器组； ③ 浮点寄存器组 基本寄存器组 通用寄存器 指令指针寄存器和标志寄存器 标志寄存器 段寄存器和描述符以及保护方式的寻址机制 三种描述符表 全局描述符表GDT 局部描述符表LDT 中断描述符表IDT 保护方式下段地址的产生 段选择子包含3个部分的内容 l描述符表指示标志TI 描述符索引DI 请求特权级RPL 保护方式下段地址的产生 系统地址寄存器包括 GDTR IDTR TR LDTR 4个系统地址寄存器的结构 控制寄存器 控制寄存器0(CR0)： CR0的第0位叫保护允许位(PE)，PE用于对实模式和保护模式进行切换，PE置0时选择实模式运行 调试寄存器 浮点寄存器组——状态寄存器 控制字寄存器 总线状态之间的转换 Itanium微处理器的特点 ① 可拥有三级Cache。Itanium ② 多个执行部件和多个通道。 ③ 数量众多的寄存器。 ④ 采用完全并行指令计算。 ⑤ 采用新机制的分支预测技术。 流水线式读写周期 总线周期类型 存储器/IO接口 BE7#~BE0# 字节选通信号 用于在当前的传送操作中选通哪几个字节 D63~D0 64条数据线 D7~D0定义数据总线的最低字节， D63~D56定义数据总线的最高字节 存储器/IO接口 在一个总线周期内，经过数据总线可以传送字节、字、双字、四字，Pentium通过激活相应的BE?#来做到这一点 例：当BE7#~BE0#时，将产生何种数据传送类型，数据传送经过那些数据线？ 双字经过D31~D0传送 存储器/IO接口 存储器/IO接口 DP7~DP0 数据奇偶校验信号 PCHK# 奇偶校验状态信号 Pentium为每个数据字节加入校验码 在写总线周期中，为D0~D63上每一字节产生一位偶校验码，通过DP7~DP0输出 在读总线周期中， D0~D63及DP7~DP0上的数据按字节进行对应的偶校验，如出现错误，PCHK#信号将逻辑0送至外部电路 存储器/IO接口 PEN# 校验允许信号 用于确定发生校验错误时是否进行异常处理 如PEN#为低电平，则Pentium自动执行异常处理 AP 地址校验信号 Pentium可以对地址信号进行校验，只要地址在A3~A31信号线上输出，就会产生偶校验位在AP引脚上输出，如果在查询周期在地址总线上检测到错误，APCHK#信号置为逻辑0 存储器/IO接口 上的数据按字节进行对应的偶校验，如出现错误，PCHK#信号将逻辑0