第十一章半导体存储器解释.pptVIP

第11章 半导体存储器 内容提要 概述 存储器的分类 存储器的容量 存储器的结构 只读存储器（ROM） 非挥发存储器（NVRWM） 随机存取存储器（RAM） 存储容量：存储单元的总数。 1D Memory 结构 2D Memory结构 3D Memory 结构 存储器的构成： 1.存储阵列 2.地址译码器（行和列地址译码器） 3.读写电路 二、只读存储器ROM(Read Only Memory) 2.MOS OR ROM 3.MOS NOR ROM MOS NOR ROM Layout 1 MOS NOR ROM Layout 2 4.MOS NAND ROM MOS NAND ROM Layout1 NAND ROM Layout2 普通OR、NOR、NAND结构缺点 静态功耗大，当输出为低（NOR、NAND）或高（OR）时，存在一个从VDD到GND的静态电流通路。 5.预充式NOR ROM 6.地址译码器 (1).行译码器 行译码器的任务是从存储阵列诸多行中选中所需的行 只读存储器举例 只读存储器举例 三、非挥发性存储器 浮栅晶体管的编程过程 A “Programmable-Threshold” Transistor 2.EEPROM (电可擦除可编程只读存储器) EEPROM的编程过程 EEPROM的擦除过程 EEPROM Cell 3.Flash EEPROM Cross-sections of NVM cells Basic Operations in a NOR Flash Memory―Write Basic Operations in a NOR Flash Memory―Read Basic Operations in a NOR Flash Memory―Erase Characteristics of State-of-the-art NVM 四、读写存储器 (RAM) 1. SRAM CMOS SRAM Analysis (Read) CMOS SRAM Analysis (Write) 6T-SRAM — Layout Resistance-load SRAM Cell SRAM Characteristics (2)差分灵敏放大器（用于SRAM） 2. DRAM 3T-DRAM — Layout 1-T DRAM Cell （3）DRAM中的基于锁存器的灵敏电路 Open bitline architecture with dummy cells（位线断开结构） 作业：P219 10.3 10.7 Cross-section Metal word line Poly SiO 2 Field Oxide n + n + Inversion layer induced by plate bias Poly M 1 word line Diffused bit line Polysilicon gate Polysilicon plate Capacitor Layout x x x x x Pr CA3 CA2 CA1 CA0 RA3 RA2 RA1 RA0 Dout “1” “1” x x x x x Pr CA3 CA2 CA1 CA0 RA3 RA2 RA1 RA0 Dout “1” “0” ROM的编程与分类 ⑴掩模ROM ⑵可编程ROM（PROM） 字线 W i 位线 D i ( a ) V 1 V 2 位线 D i 字线 W i ( b ) ①熔丝型PROM存储单元 ②PN结击穿法PROM存储单元 Floating gate Source Substrate Gate Drain n + n +_ p t ox t ox 器件截面图 电路符号 G S D 1. Floating-Gate Transistor (EPROM) 0 V 0 V D S 5 V 5 V D S . 20 V 20 V D S 加上高的编程电压后，发生雪崩倍增产生的高能热电子注入浮栅 一般用紫外擦除 电压移去后，电荷依然存在 加上普通工作电压后，由于晶体管阈值电压被抬高从而不导通 特点： 1.只能“系统外”擦除，擦除时间长； 2.位密度高，价格低。 Floating gate Source Substrate p Gate Drain n + n + Fowler-Nordheim I-V characteristic 20 – 30 nm -10 V 10 V I V GD 氧化层厚度10 nm 10V 0V 隧道击穿机理 电子注入浮动栅极 移去编程电压后 电荷仍被捕获 5V 5V 编程形成了较高的 阈值