太原理工大学EDAFPGA八路抢答器应用设计设计重点.docVIP

太原理工大学 CPLD/FPGA应用设计 课程设计 设计名称 八路抢答器 专业班级 测控13-1班 学 号 2013101561 姓 名 王文俊 指导教师 张 博 同 组 人 王文俊,云崇碧  太原理工大学现代科技学院 课程设计任务书 专业班级 测控13-1 学生姓名 王文俊 课程名称 CPLD/FPGA应用设计 设计名称 8路抢答器 设计周数 1.5周 指导教师 张博 设计 任务 主要 设计 参数 设计一个8路抢答器，具体要求如下： （1）设计具有一个可容纳8组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。 ( 2 ) 主持人按键清零，数码管显示0，进入抢答状态； （3）主持人发出开始命令，8人开始抢答，若有人先按下抢答按钮，数码管显示该组号码，其他人再按抢答按钮，系统不再响应； （4）设置记分电路，可显示每组选手的分数； （5）设置计时显示。 设计内容 设计要求 根据选题要求，进行方案比较，画出系统框图； 使用VHDL语言描述各单元电路； 利用Quartus II10.0软件对单元电路进行编译，仿真，引脚锁定，下载调试； 撰写课程设计任务书。 主要参考 资 料 1张文爱.EDA技术与FPGA应用设计.电子工业出版社，2013 2贾秀美.数字电路硬件设计实践.高等教育出版社，2008 学生提交 归档文件 课程设计说明书，主要包括以下内容： 设计方案，系统框图，原理分析； 系统各模块的VHDL源程序； 综合编程部分，包括各模块的综合结果，仿真分析，系统管脚定义，下载验证结果； 设计总结部分，指出设计系统的特点及选用方案优缺点，提出改进意见及展望，总结设计收获，体会； 参考文献。 指导教师签名： 日期： 一、设计目的 1、加深对VHDL语言设计的理解； 2、通过对抢答器的设计加深对CPLD/FPG课程理解 3、通过对抢答器的设计了解简易集成电路的设计思路。 二、设计要求 1．设计具有一个可容纳8组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。 2．主持人按键清零，数码管显示0，进入抢答状态； 3.主持人发出开始命令，8人开始抢答，若有人先按下抢答按钮，数码管显示该组号码，其他人再按抢答按钮，系统不再响应； 4.设置记分电路，可显示每组选手的分数； 5.设置计时显示。 三、设计方案 根据系统设计要求可知，系统的输入信号有：各组的抢答按钮A、B、C、D、E、F、G、H,系统清零信号CLR，系统时钟信号CLK，计分复位信号RET，加分按钮信号ADD，计时预置控制信号LDN，计时使能信号EN，计时预置调整信号按钮AN、BN,系统的输出信号有：4个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD、LEDE、LEDF、LEDG、LEDH,4个组抢答时的计时数码管显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。 本次课程设计的主要目的旨在通过独立完成一个 “抢答器”的设计，达到对EDA技术的熟练掌握，提升对《CPLD/FPGA技术及应用》课程所学内容的掌握和应用。 以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。基于VHDL程序设计中拥有输入设计流程 ,其包括设计输入，综合，适配，仿真测试和编程下载等方法。与其他应用软件相比，他提供了更强大、更直观便捷和操作灵活的原理图输入设计功能，同时还配备了更丰富的适用于各种需要的元件库，其中包括基本的逻辑元件，宏功能元件，以及类似于IP核的参数可设置的宏功能块LPM库。 设计者不必具备许多诸如编程技术，硬件描述语言等知识就能迅速入门，完成较大规模的电路设计系统。 能进行任意层次的数字系统设计，传统的数字电路实验只能完成单一层次的设计。 能对系统中的任意层次，或任一元件的功能进行精确的时序仿真。 通过时序仿真能迅速定位电路系统中的错误所在，并及时纠正。 四：设计模块方框图 根据抢答器的功能要求，可以得出如下模块系统结构图： 五 模块功能分析 1 抢答输入开关电路 该电路由8个开关按键组成，每一个选手与一个开关对应。开关为常开型