5_触发器.pptVIP

* 1、2门可看作输入（接收电路），两个AOI逻辑看作维持电路（也是一种触发器） 注意：CP=0时自锁与RD’和SD’ 无关（从逻辑式可以看出），CP=0时自锁是由于RD’和SD’ 为1，因此接收的瞬间就是CP下降沿（1→0）时，RD’和SD’ 由于延时还未及置1（即自锁）时。 * * tsetup＝td指的是J、K通过1或2门进入RD’和SD’的时间。 tCPL≥2td指的是基本RS触发器可靠翻转时间，应为2倍AOI逻辑时间（注意此时将AOI看作一个逻辑门，延迟为td ） * * * * * * 主从触发器延迟在这里的意思是：在CP信号高电平期间都在接收（主触发器），只是输出在CP回到低电平后才延时输出。 * * 注意异步控制信号上拉（无效后），输出Q继续保持直到下一个有效沿（也可能是其他异步控制信号有效）到来。 * * * * * * * * * * * * * * * * * 图中标示的正常T‘触发器状态更新需要2(Rd,Sd起作用)~3(Q起作用)个td * * * * * * 输出端到输入端的反馈线（总输出总是不变）是引起一次翻转现象的主要原因。 当Q=0，Q=1时，Q的反馈回使得RD主为1，那么无论SD主为1还是为0，主基本RS触发器不是保持就是置位，Q主Q主总是处于10状态。 当Q=1，Q=0时也是类似的情况。 * tCPH ≥ 3td指的是7、8门到5、6门，再反馈回5、6门到输出稳定的时间； tCPL ≥ 3td指的是3、4门到1、2门，再反馈回1、2门到输出稳定的时间； * * RDSD=10时的推导：SD=0，1门锁死，Q=1； SD=0，5门锁死，S`=1；同时RD为1，由3门可分析出S`D=~CP；即4门输入为CP，~CP（S`D），与非运算后R`D为1，此时2门的输入全为1，故Q=0； 此时触发器置位。 * 5、6门可看作输入（接收）电路，1、2、3、4门为维持电路 * * * * * tCPL≥2td是6门到5门R’和S’稳定时间； tCPH≥3td指的是3、4门到1、2门，再反馈回1、2门到输出稳定的时间； thold＝td指的是经过3、4门，RD’或SD’由1变0（维持0阻塞或维持1阻塞0）的时间 * 主从JK触发器的脉冲工作特性 脉冲工作特性：触发器对时钟脉冲的要求及触发器状态变化和时钟脉冲之间的关系。 CP 0→1：要求J、K信号已经稳定；（避免功能冒险） CP ＝ 1：J、K信号不再变化；且CP＝1持续时间tCPH ≥ 3td； CP 1→0：主触发器状态转移到从触发器； CP ＝ 0：CP＝0的持续时间tCPL ≥ 3td； 时钟信号最短时钟周期T= tCPL+ tCPH ≥ 6td，即频率f≤1/ 6td。 * 边沿触发器：触发器仅在CP跳变时刻才接收输入信号，且在CP为稳定的高、低电平期间，输入信号的变化不会引起触发器的状态变化。 边沿触发式的触发器有两种： 维持－阻塞触发器； 边沿触发器。 5.3.2 边沿触发器 * 维持－阻塞触发器－－工作原理 由于RD、SD的操作不受CP控制，因此RD、SD称为异步复位、置位端。 * 维持－阻塞触发器－－工作原理（续1） * 维持－阻塞触发器－－工作原理（续2） 置0维持线①与阻塞置1线④ ： 则在CP上升沿到达后，若D：0→1，反馈线①使R`固定在1，反馈线④使S`固定在0，即使得触发器维持在0状态，阻止触发器翻向1状态。 * 维持－阻塞触发器－－工作原理（续3） * 维持－阻塞触发器－－工作原理（续4） 置0维持线①与阻塞置1线④ ： 则在CP上升沿到达后，若D：0→1，反馈线①使R`固定在1，反馈线④使S`固定在0，即使得触发器维持在0状态，阻止触发器翻向1状态。 置1维持线②与阻塞置0线③： 若在CP上升沿前D为1，则在CP上升沿到达后，同理可分析，若D： 1→0，反馈线②可使触发器维持在1状态，反馈线③阻止触发器翻向0状态。 * 维持－阻塞D触发器动作特点：在上升沿到达瞬间接收输入信号；上升沿到达时进行触发器翻转；上升沿后输入被封锁。 维持－阻塞D触发器可以有效的防止空翻，且具有较强的抗干扰能力。 维持－阻塞触发器的动作特点 * CP＝0期间，在CP上升沿到达之前，5、6门需建立稳定的状态；建立时间tsetup＝2td，在tsetup内要求输入D保持不变；CP＝0的时间tCPL≥2td。 CP上升沿到达后，为RD’和SD’接收输入，D需要保持一段时间（一个与非门延时）不能变化；保持时间thold＝td。 CP上升沿到达直到触发器建立稳定状态，需要三级与非门延时，因此CP＝1的时间tCPH≥3td。 CP工作最高频率：f＝1/(tCPH + tCPL)＝1/5td。 维持－阻塞触发器的脉冲工作