第九章可编程逻辑器件.docVIP

第9章 可编程逻辑器件 可编程逻辑器件（ Programmable Logic Device，简称 PLD）是大规模集成电路的飞速发展与计算机辅助设计（CAD）、计算机辅助生产（CAM）和计算机辅助测试（CAT）相结合的一种产物，是当前数字系统设计的主要硬件基础。本章主要介绍可编程只读存储器PROM、可编程序逻辑阵列PLA（Programmable Logic Array）、可编程阵列逻辑 PAL （Programmable Array Logic）以及通用阵列逻辑GAL（Generic Logic Array）等器件的原理、编程及使用方法。 9.l 可编程逻辑器件基础 9.1.1 可编程逻辑器件的基本结构 可编程逻辑器件PLD的基本结构如图9-1-1所示。由图可见，PLD器件由输入控制电路、与阵列、或阵列以及输出控制电路组成。在输入控制电路中，输入信号经过输入缓冲单元产生每个输入变量的原变量和反变量，并作为与阵列的输入项。与阵列由若干个与门组成，输入缓冲单元提供的各输入项被有选择地连接到各个与门输入端，每个与门的输出则是部分输入变量的乘积项。各与门输出又作为或阵列的输入，这样或阵列的输出就是输入变量的与或形式。输出控制电路将或阵列输出的与或式通过三态门、寄存器等电路，一方面产生输出信号，另一方面作为反馈信号送回输入端，以便实现更复杂的逻辑功能。因此，利用PLD器件可以方便地实现各种逻辑函数。 图9-1-1 PLD的基本结构 9.1.2 可编程逻辑器件的分类及特点 根据PLD器件的与阵列和或阵列的编程情况以及输出形式，可编程逻辑器件通常可分为四类。第一类是与阵列固定、或阵列可编程的PLD器件，这类PLD器件以可编程只读存储器PROM为代表。可编程只读存储器PROM是组合逻辑阵列，它包含一个固定的与阵列和一个可编程的或阵列。PROM中的与阵列是全译码形式，它产生n个输入变量的所有最小项。PROM的每个输出端通过或阵列将这些最小项有选择地进行或运算，即可实现任何组合逻辑函数。由于与阵列能够产生输入变量的全部最小项，所以用PROM实现组合逻辑函数不需要进行逻辑化简。但是随着输入变量数的增加，与阵列的规模会迅速增大，其价格也随之大大提高。而且与阵列越大，译码开关时间就越长，相应的工作速度也越慢。因此，实际上只有规模较小的PROM可以有效地实现组合逻辑函数，而大规模的PROM价格高，工作速度低，一般只作存储器使用。 第二类是与阵列和或阵列均可编程的PLD器件，以可编程逻辑阵列PLA为代表。PLA和 PROM一样也是组合型逻辑阵列，与 PROM不同的是它的两个逻辑阵列均可编程。 PLA的与阵列不是全译码形式，它可以通过编程控制只产生函数最简与或式中所需要的与项。因此PLA器件的与阵列规模减小，集成度相对提高。 但是，由于PLA只产生函数最简与或式中所需要的与项，因此PLA在编程前必须先进行函数化简。另外，PLA器件需要对两个阵列进行编程，编程难度较大。而且，PLA器件的开发工具应用不广泛，编程一般由生产厂家完成。 第三类是以可编程阵列逻辑 PAL为代表的与阵列可编程、或阵列固定的 PLD器件。这类器件的每个输出端是若干个乘积项之或，其中乘积项的数目固定。通常PAL的乘积项数允许达到8个，而一般逻辑函数的最简与或式中仅需要完成3～4个乘积项或运算。因此，PAL的这种阵列结构很容易满足大多数逻辑函数的设计要求。 PAL有几种固定的输出结构，如专用输出结构、可编程I/O结构、带反馈的寄存器输出结构以及异或型输出结构等。一定的输出结构只能实现一定类型的逻辑函数，其通用性较差，这就给PAL器件的管理及应用带来不便。 第四类是具有可编程输出逻辑宏单元的通用PLD器件，以通用型可编程阵列逻辑GAL器件为主要代表。GAL器件的阵列结构与PAL相同，都是采用与阵列可编程而或阵列固定的形式。两者的主要区别是输出结构不同。PAL的输出结构是固定的，一种结构对应一种类型芯片。如果系统中需要几种不同的输出形式，就必须选择多种芯片来实现。GAL器件的每个输出端都集成有一个输出逻辑宏单元OLMC（Out Logic Macro Cell）。输出逻辑宏单元是可编程的，通过编程可以决定该电路是完成组合逻辑还是时序逻辑，是否需要产生反馈信号，并能实现输出使能控制以及输出极性选择等等。因此GAL器件通过对输出逻辑宏单元OLMC的编程可以实现PAL的各种输出结构，使芯片具有很强的通用性和灵活性。 9.1.3 PLD的电路结构及其表示方法 1、可编程逻辑器件中逻辑的实现方法 一个二进制函数的输出，可以用其输入函数的最小项之和来实现。因此，任一函数的输出就可以用图9-1-2所示的积-或两级逻辑电路来实现。这种方法同样适用于多输