CPLD-FPGA复习课件.pptVIP

* 复 习 及 考 试 安 排 一、 复习范围 1 课件中要点及举例 1、2章中基本概念(EDA技术及开发流程，可编程器件分类、结构、特点等) 3、4章中程序结构及语言要素(标识符、数据对象、数据类型、关键字术语等) 6、7、8章中各种语句格式 (信号赋值语句、元件例化语句、进程语句；if语句、case语句、loop语句等) 6、7、8章中的应用举例 (全加器、选择器、表决器、译码器、计数/分频器、序列发生/检测器等) 2 每章课后思考题及常用术语 见附一、附二 3 实验及上机练习 见附三 4 基于Quartus的数字系统开发过程 回顾总结上机操作步骤 复 习 及 考 试 安 排 二、考试题型 1 填空：每空1分，共25分 (EDA技术、可编程器件、VHDL程序结构、 VHDL语言要素、常用术语等) 2 根据要求回答：5小题，共50分 (阅读程序，分析功能，改错，画出端口/波形图，求解给定输入下的输出) 3 程序设计：1大题2部分，共25分 (理解题意，设计程序，画出结构示意图/端口连线图，简述开发步骤) 复 习 及 考 试 安 排 三、考试安排 1 考试方式： 闭卷笔试 2 考试时间： 15周