锁相环原理课件.pptVIP

基于CPLD控制的低相噪微波点频源 设计目的 研究工作频率在微波频率下的低相位噪声，掌握高频 电子电路的设计，以及能够进行锁相环路的设计。通过 CPLD控制分频系数。 设计指标 工作频带：1.9GHz； 相位噪声：≤-100dBc/Hz@10kHz； 杂散抑制：≤-40dBc； 本次毕业设计的核心和难点 核心 关键在于PLL电路的综合设计，需要不断的调试电路来达到最好噪声要求，同时，在高频的电子电路情下，还需要由CPLD控制的数字电路与模拟电路的综合设计。 本次毕业设计的核心和难点 难点 ★ 工作频率很高，对电路的设计要求很高。 ★ 对相位噪声的要求很高。 ★ 整个PLL电路的系统设计，各组件之间的合理搭配。电路要求数电路和模拟电路的有效结合，数字部分又要与模拟部分之间区分开来。 ★ Protel 与Quartus软件的使用，VHDL程序的调试 ★ 电路板的制作、焊接与调试 锁相环原理 PLL的基本工作原理是：PD把输入信号相位与VCO输出信号的相位进行比较 ，输出一个正比于两个输入信号相位差的电压加到环路滤波器LF上抑制噪声和高频分量后,再加到VCO上控制VCO输出频率的变化，使输入信号与VCO信号之间的相位差