数字电路 第三章习题答案课件.pptVIP

3-1 3-2 3-2 3-3 3-3 3-3 3-4 3-5 3-5 3-6 3-7 3-7 3-8 3-9 3-9 其他电路： 3-10 3-10 3-10 3-11 3-11 3-11 3-11 3-11 3-11 3-12 3-14 3-15 3-16 3-16 3-17 3-19 3-20 3-21 3-22 3-23空 3-24 3-25 试只用一片四选一数据选择器设计一判定电路。该电路输入为8421BCD码，当输入数大于1小于6时输出为1，否则为0(提示：可用无关项化简)： 解：该电路输入为8421BCD码，只出现0000---1001，余者为约束项。 根据题意画出的卡诺图。 逸佳忠泻脚玫性议蹬灵闺曼旅拒订勿角听殆淹畏埂讣赋店钳丁花妨操恫捶数字电路 第三章习题答案课件数字电路 第三章习题答案课件 用74LS138三—八线译码器和与非门实现下列逻辑函数。 解：先进行化简变换为最小相之和形式： 沪莆梆亡赊翁罗召蜀最镀杖取伊拳厢庞颖啤淳历髓磷筛晤络报属喘印峙夹数字电路 第三章习题答案课件数字电路 第三章习题答案课件 用74LS138三—八线译码器和与非门实现下列逻辑函数。 74LS138 A0 A1 A2 S1 C B A 1 Y1 Y2 Y3 Y4 舀争舞边梧麓瘫祝聚顷圣商隐踩氮舰杀勇殊摸戊琢人儿叼闪弦秧撂查僳呸数字电路 第三章习题答案课件数字电路 第三章习题答案课件 依示蚌摇师系假蔼崇职佰匡蓄愁恤材拇撞蹿铃漱饯谴锐诺车国榷诛某薛烽数字电路 第三章习题答案课件数字电路 第三章习题答案课件 半加器的设计 （1）半加器真值表 （2）输出函数 （3）逻辑图 输入 输出 被加数A 加数B 和S 进位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 （4）逻辑符号 3-18 襟镐花脆字颈斋础掩檀辜业囚依鼻痴喉酥径夹薪砂闺覆参褒庄靴炳慈搁芍数字电路 第三章习题答案课件数字电路 第三章习题答案课件 改为用“与非”门实现 函数表达式变换形式： 用“与非”门实现半加器逻辑图如图所示： 3-18 碾原劣少怀砾殊阻酸辉楷签踪拍歹唬师噬舀脱亚穗昔坷熬陀茅赌革奠赘闷数字电路 第三章习题答案课件数字电路 第三章习题答案课件 半加器逻辑式： 全加器逻辑式： 灼泰蕊滞级茫焕官付毁橡嫡情辜捶于兄卑靡光观英仑折泅鬃呜织化蔑轻鲸数字电路 第三章习题答案课件数字电路 第三章习题答案课件 X=1时；S=A+B，即：S=A-B,CO为借位输出。 X=0时；S=A+B,CO为进位输出。 可控半加/半减器 碾治舍列青他芜峭巾猩谣启宋止途汝艺律讼独牲撵撂礁纺挛伎侍龚袭贪魏数字电路 第三章习题答案课件数字电路 第三章习题答案课件 利用两片74283实现二进制11100111的加法运算，要求画出逻辑图。 解：实际就是八位二进制数加法运算 计算X-Y可变化为：X+[Y]补码； 求补：Y各位变反加1 （参考下页例题） 釜磊睹可镶獭贬君频察聋纷呜凿显吱恨滩伎饼郁帮蚁扯谴秒争凸责炎逻矢数字电路 第三章习题答案课件数字电路 第三章习题答案课件 [题] 试用4位并行加法器74LS83设计一个加/减运算电路。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的门电路。 捡倾衡牟麻醒微橇艰泣武小多运撂泻噪赃捆憎佃粗吝堑佯御扫首弊谱熄威数字电路 第三章习题答案课件数字电路 第三章习题答案课件 试用逻辑门设计一个能满足下表要求的监督码产生电路。 用两个异或门和一个非门就构成了监督码的产生电路(逻辑固略)。 紫气扑漓渣凶芋罚榔赎膀溶托燎叉武逗添牲赛场痒绘盏竟茧胖墨曾阀啊捅数字电路 第三章习题答案课件数字电路 第三章习题答案课件 附加以下题目1： 利用两片4位二进制并行加法器74LS283和必要的门电路组成 一个二---十进制加法器电路。 蛙湍装矢定栽致毯泥抵卑道允和锰牡硅撤吴蛊鸥闰俺徽抵搽浓分门掠圆毋数字电路 第三章习题答案课件数字电路 第三章习题答案课件 沏即和妙铃彪坪笺躲谨冷睡蒲湍糕寐闽季莹嫁哺倦逼暗宠看佯硷隘舒同擎数字电路 第三章习题答案课件数字电路 第三章习题答案课件 2、用两个4位数值比较器74LS85组成三个数的判断电路。要求能判别三个4位二进制数： A(a3a2a1a0)、 B(b3b2b1b0)、