计算机组成实验报告_lab5.pdfVIP

下载本文档

78
0
约2.56万字
约 31页
2017-05-22 发布于浙江
举报
版权申诉

计算机组成实验报告_lab5.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

计算机组成实验报告_lab5

计算机组成实验五 ——简单的类MIPS单周期处理器实现生命科学技术学院 5110809XXX 大豆比目录 1OVERVIEW 1 1.1实验名称1 1.2实验目的1 1.3实验范围1 1.4注意事项1 2实验描述2 2.1新建工程2 2.2顶层模块Top5 2.2.1模块描述5 2.2.2新建模块源文件Top.v5 2.2.3定义信号线5 2.2.4程序计数器PC6 2.2.5RESET6 2.2.6模块实例化，连接模块7 2.2.7连接其他信号线8 3 仿真测试10 3.1编写二进制测试程序10 3.2 初始化存储器10 3.3编辑testbench文件11 3.4 仿真测试，观察波形11 4 下载验证12 4.1修改Top.v 中Top模块的输入输出端口12 4.2编辑管脚约束文件top.ucf12 4.3时钟分频12 4.4指定输入输出端口的意义13 5 实验感想与建议14 5.1实验感想14 5.2一些建议14 6 实验程序源代码15 6.1Top.v15 6.2Ctr.v18 6.3Alu.v21 6.4AluCtr.v22 6.5data_memory.v23 6.6register.v25 6.7signext.v27 6.8inst_memory.v27 6.9timeDivider.v28 1.OVERVIEW 1 1.1实验名称简单的类MIPS单周期处理器实现-整体调试 1.2实验目的完成单周期的类MIPS处理器 1.3实验范围本次实验将覆盖以下范围 1、ISE 的使用 2、XilinxSpartan3E实验板的使用 3、使用VerilogHDL进行逻辑设计 4、仿真测试、下载验证 1.4注意事项本实验的逻辑设计工具为XilinxISE 13.4。 2.实验描述 2 2.1新建工程 1、启动ISE 13.4； 2、新建工程lab5； 2.实验描述 3 3、选择FPGA型号、综合和仿真工具、描述语言等配置； 4、右键点击Hierarchy窗口，添加已有模块。有：Ctr.v、Alu.v、AluCtr.v、data_memory.v、 register.v、signext.v六个文件（之前两个实验完成）。 2.实验描述 4 5、A ingSourceFiles...中，选中全部要添加的文件，保持默认项，点OK。 2.实验描述 5 2.2顶层模块Top 2.2.1模块描述 MIPS单周期处理器原理图 2.2.