第4章可编程逻辑器件.pptVIP

EDA技术与应用 第4章 可编程逻辑器件（1） 第4章 PLD可编程逻辑器件（1原理） 第一节 可编程逻辑器件PLD概述 第三节 可编程阵列逻辑器件（PAL） 第四节 通用阵列逻辑GAL器件 第五节 可擦除的可编程逻辑器件EPLD 第六节 现场可编程门阵列FPGA 举例 一、BCD码求补电路——求[x补]10 （4）反馈组合输出组态：AC0=AC1(n)=1,且SYN=1 4.输出信号反馈到与阵列。 （5）时序电路中的组合输出AC0=AC1(n)，且SYN=0 这时其他OLMC中至少有一个工作在寄存器组态，而该OLMC作为组合电路使用。 与（4）不同在于CLK和OE端作为公共信号使用。 和专用输出组态比，有两点不同： 1.三态门使能端接第一与项； GAL的输入，输出电路和特性留给同学自学。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （一）优点： GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下优点： (1) 有较高的通用性和灵活性：它的每个逻辑宏单元可以根据需要任意组态，既可实现组合电路，又可实现时序电路。 (2) 利用率高：GAL采用电可擦除CMOS技术，可以用电压信号擦除并可重新编程。因此，可反复使用。 (3) 高性能的E4COMS工艺：使GAL的高速度、低功耗，编程数据可保存40年以上。 四、GAL的特点 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 二、GAL器件的缺点 (1)时钟必须共用； (2)或的乘积项最多只有8个； (3)GAL器件的规模小,达不到在单片内集成一个数字系统的要求； (4)尽管GAL器件有加密的功能，但随着解密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。 EPLD、FPGA等高密度可编程逻辑器件出现后，上述缺点都得到克服。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1.EPLD（Erasable Programmable Logic Device）。分为两类：一类是紫外线可擦除的EPLD（采用UVEPROM工艺），另一类是电可擦除EPLD（采用E4PROM工艺）。 2.EPLD采用COMS工艺，属高密度可编程逻辑器件HDPLD（集成度大于1000门/片），芯片规模已达上万等效逻辑门。可以实现功能相当复杂的数字系统。 3.速度高(4ns)、功耗低（电流在数十毫安以下），抗干扰能力强。 4.具有在系统编程能力，不用编程器，使用方便，可靠性高。 5.与GAL相比，从结构上增加了： 异步时钟、异步清除功能。可实现异步时序电路。 乘积项共享功能,每个宏单元可多达34个乘积项， 输出级多种使能控制，而且三态输出使能控制比GAL要丰富。 一、EPLD的特点 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. I.在系统编程芯片EPM7148S的引脚图 它有4个直接 输入（INPUT） TMS、TDI、TDO 和TCK是在系统编 程引脚 64个I/O 既可以作为输入端也可为输出端 二、在系统编程芯片(isp)EPM7148S的基本结构 是Altera公司生产的高密度、高性能 CMOS可编程逻辑器件之一，PLCC 封装84端子 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. II、EPM7148S器件结构图 8个相似的逻辑阵列块LAB（Logic Array Block） 每个LAB中有16个宏单元 此芯片有148个宏单元 可编程的I/O控制块可控制每个I/O 引脚单独为三种工作方式： 输入、输出和双向 芯片内部的 所有单元都 是通过内连 矩阵PIA连接起来 EPM7148S组成： LAB逻辑阵列块 PIA可编程内联