清华大学数字逻辑课件-第3章1.pptVIP

第3章 同步时序电路 Synchronous Sequential Logic Circuit 组合逻辑：电路的输出只是和当前状态有关，和过去的状态无关。 时序逻辑电路与组合逻辑电路 组合逻辑电路某一时刻的输出只取决于此时刻的输入。 时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。 因此记忆元件(Memory Devices)是时序逻辑电路的基本元件。 计算机中的实现记忆存储功能的元件有多种：磁存储、光存储、半导体存储（电存储）。 时序逻辑电路中的记忆元件一定要是可以任意修改的，可以控制的。这种元件称为“触发器”。 §1. 触发器－逻辑电路的记忆元件 什么叫触发器？能存储1位二进制数的记忆元件。 为什么叫触发器？在外部信号控制下“一触即发”！ 触发器名字取得好！源于英文：trigger（扳机，起动器）和 Flip-Flop（啪嗒啪嗒的响声或动作） 触发器的英文缩写：FF，来自Flip-Flop 触发器有好多种，如何分类？ 按时钟(Clock Pulse)控制方式分类 电位触发方式FF (Level Trigger) 边沿触发方式FF (Edge-Trigger) 主-从触发方式FF (Master-Slave 或 Pulse-Trigger ) §1. 触发器 按功能来分类： D触发器(Delay) R-S触发器(Set-Reset) J-K触发器 T触发器(Toggle) 重点掌握：边沿触发方式的D触发器 §1.1 触发器的工作原理 与非门构成的“直接置位-复位型R-S触发器” 或称“R-S基本触发器” 触发器的特点 有两个稳定的互补输出Q,Q。 Q的状态代表触发器的状态。 当Input 来到时，触发器接收数据； 当Input 撤除时，触发器保持状态（记忆功能）。 交叉耦合使得触发器可以保持状态 有稳定的状态，能够接收外来数据改变状态，能保持状态。 触发器状态的定义 R-S基本触发器时序图 时序图(Timing Diagram) (没考虑延迟） 直接置位－复位型R-S触发器的不足 由与非门组成的R-S基本触发器可以实现记忆1位二进制数的功能。但是由于当R-S端同时为“00”时，触发器状态为“11”，Q和 状态不是互补的；而且当R-S同时从“00”变化到“11”时，触发器的下一个状态不能确定，因此这样的触发器不能直接使用。 由“或非门”和“与或非门”组成的R-S基本触发器同样存在这一问题。 因此，要对触发器的输入加以控制。 这类R-S触发器只是为了说明触发器的原理，实际应用的触发器是电位型或脉冲型触发。 §1.2 电位触发器(Latch)电位触发器问题的提出：对RS增加控制E (Enable) R-S型电位触发器 R-S电位型与直接置位-复位型触发器比较 R-S电位型触发器增加了控制端E S=1,触发器置位;R=1,触发器复位，R-S的意义更直观。 E=0时，保持触发器稳定状态不被破坏。 但是，在E=1且R-S=“11”时, 同样存在不定状态。 如何为R-S触发器消除不定状态？ 与或非门组成的电位型触发器 电位触发器的特点 电位触发：在控制电位E的控制下接收数据。 E＝0，不接收外部输入。由于交叉耦合的作用，保持原有状态。 E＝1,D以互补的形式进入,Q=D, Q= D，排除了RS＝00或11的情况，也就排除了Ｑ=Ｑ 的情况，不会出现不定状态。 由于电位触发器的功能就是保存1位二进制数据，因此叫锁存器（Latch）。 电位触发器的时序图 电位触发器(锁存器)的应用 暂存器(Latches for temporary data storage) 数据的临时缓存 不同形式的电位触发器(1) 不同形式的电位触发器(2) 不同形式的电位触发器(4) 不同形式的电位触发器(5) §1.3边沿触发型D触发器 电位D型触发器比直接置位、复位型触发器好用了，去除了不定状态的问题。但在E＝1的时间内，仍然会变化多次。理想的情况：希望触发器有统一的时钟脉冲CP（Clock Pulse）的控制，触发器只接收时钟脉冲CP跳变到来时刻的输入。这种是边沿触发的触发器。 边沿触发器与电位触发器的波形图对比 边沿触发型触发器工作原理 正沿D触发器内部结构： D触发器工作原理 若CP↑时, D=1, 门4＝0, Q=1，触发器记录1。 门2门4构成的触发器Ⅱ记忆“0”态,维持门4输出为0; 门4输出和门3相连,阻塞输入D的变化对门3影响,维持门3输出为1。此时即使D变化，也会保持维持门3输出为1。因此，黄线称“维持1、阻塞0”线。 D触发器工作原理 若CP↑时, D=0, 门3＝0, Q=1; 触发器状态Q＝0。 门1门3构成的触发器II