合肥工大《数字逻辑与数字系统》Chap3.ppt

梁华国 计算机与信息学院 计算机系统结构研究室 /department/jisuanji/cn/workroom/socweb/index.php/ 第三章 时序逻辑 时序逻辑电路概述 集成双稳触发器 同步时序逻辑分析 锁存器、寄存器和移位寄存器 计数器 同步时序逻辑设计 时序逻辑电路概述 时序电路：是指电路在任何时刻产生的稳定输出信号， 不仅取决于该时刻电路的输入，而且也取 决于电路过去的输入信号。 时序逻辑电路概述 时序电路可分为两大类： 集成双稳触发器(Flip-Flop) 触发器：是一种有记忆功能的电子器件 集成双稳触发器(Flip-Flop) 集成双稳触发器(Flip-Flop) RS触发器 RS触发器 RS触发器的状态方程 钟控D触发器 JK触发器 JK触发器 同步时序逻辑分析 分析时序逻辑电路的一般步骤: 锁存器、寄存器和移位寄存器 锁存器 计数器 计数器的功能： 是记忆脉冲的个数。用于定时、分频、产生节拍脉冲 及进行数字运算等等。其记忆脉冲的最大数目称为计 数器的模(M )。 同步时序逻辑设计 同步计数器的设计举例 例: 设计一个同步5进制加法计数器 同步计数器的设计举例 （3）状态分配，列状态转换编码表。 Z y2n+1y1n+1y0n+1 y2n y1n y0n 0 0 0 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 进位输出 次态 现态 （4）选择触发器。选用JK触发器及其激励表。 ? ? 1 0 J 0 1 1 1 1 0 ? 0 1 ? 0 0 K Q n Q n+1 （5）求各触发器的激励函数和进位输出函数。 同步计数器的设计举例 J2 k2 激励 J1 k1 激励 J0 k0 激励 z y2n+1y1n+1y0n+1 y2n y1n y0n 0 0 0 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 进位输出 次态 现态 ? ? 1 0 J 0 1 1 1 1 0 ? 0 1 ? 0 0 K Q n Q n+1 0 ? 0 ? 1 ? 0 ? 1 ? ? 1 0 ? ? 0 1 ? 1 ? ? 1 ? 1 ? 1 0 ? 0 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 1 0 1 1 1 0 1 1 1 激励表 （5）求各触发器的驱动方程和进位输出方程。 同步计数器的设计举例 5 7 3 1 4 6 2 0 y2ny1n y0n y2n y1n y0n J2 ? ? 1 ? ? 5 7 3 1 4 6 2 0 1 ? ? ? ? ? ? ? k2 J2=y1ny0n K2=1 5 7 3 1 4 6 2 0 J1 1 ? ? ? ? ? 5 7 3 1 4 6 2 0 k1 1 ? ? ? ? ? ? J1= k1 =y0n 5 7 3 1 4 6 2 0 5 7 3 1 4 6 2 0 J0 1 ? ? ? ? ? 1 k0 1 ? ? ? ? ? ? 1 J0=y2n K0=1 5 7 3 1 4 6 2 0 Z 1 ? ? ? Z = y2n 同步计数器的设计举例 （6）画逻辑图。 （7）检查能否自启动 000/0 001/0 010/0 011/0 100/1 111/1 110/1 101/1 如果电路进入无效状态101、110、111时，在CP 脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。 Q C1 C1 Q 1K 1J ∧ 1J 1J ∧ 1K 1K C1 Q ∧ 2 y 0 y y 1 CP Z 进位输出 Q Q Q 同步时序逻辑设计 建立原始状态表的方法 根据问题的文字描述形成状态表， 需要确定以下三个问题： 所描述的电路应该