- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种基于CPRI协议的IQ数据压缩方案.pdf
Z这@
中文核心期刊
一种基于CPRI 协议的 I/Q 数据压缩方案
胡塘,用涛,郭跃挺
(杭州威力克通倍系统有限公司,杭州 310012)
摘要:针对光纤基带传输系统带宽需求不断提升的问题,提出一种I/Q 数据压缩方案.该方案结合通用
公共无线接口协议(CPR1)的特点,采用分段压缩方式对原始数据进行处理,减少了光纤链路数据传输量
和开发成本.通过在 FPGA 开发板上搭建光纤基带传输电路系统,完成了压缩前后各项性能的指标分析.
关键词:CPRI;SERDES; 压缩; FPGA
申图分类号:TN919 文献标识码:A 文章编号: 1002-5561 (20 15)07-0057-03
001 : 10.139211j.cnki.issnl002-5561.2015.07.018
Method of I/Q data compression based on CPRI protocol
HUTanιZHOU Tao, GUO Yue-由19
(Hangzhou WINIC Communication System Company Limited, Hangzhou 310012, China)
Abstract: In order to resolve the growing data volume of base band transmission system based on the fiber,
the paper proposes a new method of I1Q data compression. The new method uti1izes the characteristics of
CPRl and adopts segrnentation compression to deal with the original data, reduces the total amount of trans-
feπed data on fiber and the costs ofdevelopment. The base band transmission circuit system based on the fiber
is constructed on the FPGA development board , the performance is analyzed between non-compression and
compresslOn.
Key words: common public radio interface (CPRl ), SERDES, compression, FPGA
1 系统整体设计
0 引言
光纤基带传输电路系统框架如图 1 所示,系统包
随着分时长期演进(TD-LTE)无线带宽的迅猛增
长,光纤基带传输能力需要进一步提高,为满足传输 含上行信号流和下行信号流,由于两者处理方式基本
任务,传输系统需要采用更高速的串行收发器(SER 一致,本文以下行为例,介绍信号传输过程。
MIMO 天线为2x2 配置 棍频器完成射频到中频
DES)和相应的光模块,但这会导致设备成本增加,印
刷电路板(PCB)设计和硬件可靠性也会随之面临更大 的下变频处理,模/数转换器将模拟信号转换为数字信
挑战。 以多输入多输出(MIMO)配置为 2尬的20MHz
号,输出 2 路 122.88MS/s 的实数信号送入 FPGA 中的
数字下变频模块IIl ,数字下变频模块对信号进行处理
您可能关注的文档
最近下载
- 苏教版五年级下册数学计算题每日一练带答案(共30天).docx VIP
- 学校多媒体教室维护方案.docx VIP
- 人教版高中英语选择性必修一 UNIT 3 Period 3.ppt VIP
- PMCF-plan完整可编辑版.docx VIP
- 热力学统计物理课件【共317张PPT】.ppt VIP
- 公路工程地基处理手册_0062-0122.pdf VIP
- 部编人教版三年级上册语文全册说课稿.doc VIP
- 地方国有资本投资运营企业内部控制研究-以L企业为例.pdf VIP
- 动力电池使用维护与拆解技术:动力电池拆解技术PPT教学课件.pptx VIP
- 苏教版五年级下册数学计算题每日一练带答案(共20天).docx VIP
文档评论(0)