谈单片机系统低功耗设计.docVIP

谈单片机系统低功耗设计 　　在嵌入式系统的设计中，单片机系统的应用越来越广泛，本文从单片机系统的低功耗概念角度出发，阐述了单片机系统低功耗设计的理论依据，分析了降低能耗的主要措施，然后从硬件和软件两个角度，对单片机系统的低功耗设计思路和要点进行了详细阐述，供同行业者参考。 　　一、引言 　　当前，随着我国电子计算机和半导体技术的发展，基于单片机系统的集成电子产品进入了大规模的产业化生产阶段，人们日常生活中，也越来越多的使用集成化的单片机系统产品。与此同时，人们对单片机系统的低功耗要求也逐渐被设计者重视，究其原因，主要有以下点：人们对单片机系统低功耗的要求与当今社会节约能源资源，提高能源资源利用率的主题相吻合；采用低功耗设计的单片机系统，其使用寿命更长，大大减少能源资源的浪费，有利于环境保护；低功耗系统单片机的市场竞争能力更强，更容易受到人们的青睐，经济效益可观。目前，我国正在大力实施科技技术创新，单片机系统的低功耗设计也越来越受到人们的重视，低功耗设计理念得到了大力推广与应用。本文从理论和实践两个角度出发，对单片机系统低功耗设计做出了详细的阐述，以供同行业者参考。 　　二、单片机低功耗系统的概念和理论依据 　　（一）低功耗单片机系统的概念：所谓的单片机低功耗系统是指以单片机系统的能量消耗为主要的技术指标，考察不同单片机系统在单位时间内所消耗的能量，以此作为衡量单片机系统的性能优劣。 　　（二）理论根据：在集成电路中，常用的两种逻辑电路类型分别是TIL电路和CMOS电路。不论设计者采用何种电路，只要电路中有电路流过，即会产生电路功耗。对一般的集成电路来说，电路功耗分为静态功耗和动态功耗，静态功耗是当电路状态未发生翻转时的电路功耗。动态功耗是当电路状态值发生翻转时所产生的功耗，TTL电路和CMOS电路的根本差异在于由于构成二者电路的器件本质不同，它们的动态和静态功耗有很大不同。具体来说，CMOS电路为电压控制型，在静态时其功耗为电路泄露电流，而且只在动态时才出现功耗，一般为10μW，而TIL电路的的功耗在动态时可以达到10mW，此外，CMOS电路的工作电压范围宽，可以在3～18V电压范围内正常工作，而TTL电路的工作电压固定为5V。 　　CMOS电路的功耗可以由由下式描述： 　　总功耗：P=PD+PA 　　静态功耗：PD=VDD×IDD 　　动态功耗：PA=VDD×ITC+VDD×fCL 　　公式中VDD-工作电源电压 　　IDD-静态时电源流向电路的内部电流 　　ITC-脉冲电路的时间平均值 　　f-工作频率CL-电路输出端的负载电容 　　可以看出，CMOS的静态功耗基本可以忽略不计，而动态功耗由瞬时导通功耗和电容充放电功耗两部分构成，从上述公式可以看出，要降低CMOS电路的功耗，主要从降低电路工作频率、工作电压角度人手，使电路尽可能的处于静态工作状态。 　　（三）降耗的主要措施：降压降耗法：在单片机系统工作过程中，根据负载实际情况，采用数字电路和模拟电路的混合控制法，调节系统或其中某些部件的工作电压，使工作电压连续变化，从而达到降低能耗的目的。降频降耗法：在单片机系统工作过程中，根据负载实际情况，采用倍比变化，调节整个系统或其中某些部件的工作频率，从而达到降低能耗的目的。 　　（四）低功耗设计的总体原则：在对单片机系统进行低功耗系统设计时，需要明确的是首先需要将那些功耗大、使用次数少的器件停止，通过使用I/0端口的断电功能实现，然后才考虑进行低功耗的设计。 　　三、单片机系统低功耗的硬件设计 　　从上述理论角度分析人手，可以进行单片机系统低功耗的硬件与软件设计。 　　（一）CMOS电路的设计：CMOS电路的低功耗设计是指在具体电子器件的选择上，尽量选择CMOS电路，可以使整个系统的功耗大大降低，此外还可以增强系统的抗干扰能力。在选择CMOS器件时，应该选择那些电压较低的、频率较慢的元器件，整个系统最好更多的处于静态工作状况。另一方面，还应尽量选取集成度高的集成芯片来代替多个单一功能芯片。需要注意的是，在使用CMOS器件时，没有使用的输入端，不能悬空处理，因为悬空时的高输入阻抗会给电路产生感应电荷，当感应电荷积累可能击穿CMOS器件，造成CPU不断唤醒，无法进入掉电模式，因此，不使用的电路输入端应该进行接地处理或者将其接到VCC端，决不能悬空。 　　（二）门控时钟的设计 　　单片机电路中的时钟是唯一单片机系统器件在所有工作时间内都充放电的信号，因此，降低时钟的开关频率将对整个系统的功耗产生明显影响。门控寄存器的原理是当寄存器保持数据时，关闭寄存器时钟，从而降低功率消耗。图1是时钟控制电路的逻辑图。 　　四、单片机系统低功耗的软件设计 　　在系统硬件支持下，单片机系统的软件设计以尽量