第四章集成触发器.pptVIP

集成触发器 集成触发器 触发器的特性（1） 触发器的特性（2） 触发器的特性（3） 触发器的特性（4） 集成触发器 RS触发器（1） RS触发器（3） RS触发器（4） RS触发器（5） RS触发器（6） RS触发器（7） RS触发器（8） 触发器 D触发器（1） D触发器（2） D触发器（3） D触发器（4） D触发器（6） D触发器（7） 触发器 JK触发器（1） JK触发器（2） JK触发器（3） JK触发器（4） JK触发器（5） JK触发器（6） JK触发器（7） JK触发器（8） JK触发器（9） JK触发器（10） 触发器 集成触发器的主要参数（1） 触发器 不同功能触发器的相互转换（1） 不同功能触发器的相互转换（2） 不同功能触发器的相互转换（3） 不同功能触发器的相互转换（4） 不同功能触发器的相互转换（5） 不同功能触发器的相互转换（6） 不同功能触发器的相互转换（7） ≥1 ＆ G3 ＆ G4 ≥1 ＆ G5 ＆ G6 ＆ G1 ＆ G2 ● ● ● ● ● J CP K S R ● ● ● ● 2. CP=1时， 3. CP由1跃变为 0时， 功能总结 特性方程： CP 触发器保持 1.CP＝0时，触发器保持 边沿JK触发器输入波形如图所示，画出输出端Q的波形。 例1： ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ ╳ 例2：已知电路及输入端A、B，时钟CP的波形如图所示，试画出输出端Q的波形，图中JK触发器为边沿型触发器，初始状态为0。 =1 解： 写出J、K与触发器的方程 J、K取CP跳变前状态！ {end} 集成触发器的主要参数 TTL集成触发器产品 7472 多输入端JK触发器 CP 有效JK触发器 7470 {end} 集成触发器的主要参数（2） 集成触发器的脉冲工作特性 由于触发器电路内部结构存在传输延迟，因此，为保证触发器能够正常地工作，输入信号、输出信号以及时钟脉冲之间有一定的时间关系要求。 输入信号的时间参数 建立时间 输入信号必须在时钟有效边沿之前提前到来的时间。 保持时间 输入信号在时钟有效边沿之后继续保持不变的时间。 时钟信号的时间参数 时钟高电平宽度 时钟低电平宽度 时钟信号保持为高电平的最小持续时间 时钟信号保持为低电平的最小持续时间 最高工作频率 {end} 触发器功能的相互转换 触发器的功能小结 名称 基本RS 功能说明 特性方程 同步RS D JK T T’ 置“1”，置“0” 置“1”，置“0”，保持 置“1”,置“0”,保持,计数 置“1”，置“0” 保持,计数 计数 令T=1, 即为T’ 触发器 在已知触发器的基础上，利用转换逻辑电路实现待求触发器功能 。 输入 输出 待求触发器 核心问题：求出转换电路的输入与输出之间的逻辑关系。 转换逻辑电路 给定 触发器 转换的基本思路： 公式法： D RS S R 转换逻辑电路 求转换电路 即求方程： D CP 由触发器特性方程： D： RS： 比较两个特性方程 把给定和待求的触发器的特性方程都写出，进行比较，求出转换逻辑电路。 例： D CP S R 1 ≥ ● 图形法 由待求和已知的触发器的功能表 转换使用表 利用卡诺图求出已知触发器的驱动方程 转换逻辑电路 一般设计步骤: 转换逻辑电路 J K CP D ● ● JK D 例： D 功能描述 0 0 置“0” 1 1 置“1” 功 能 0 0 0 1 1 0 1 1 J K 0 1 保持 置“0” 置“1” 计数 D J K 0 0 0 1 1 0 1 1 0 1 0 1 0 × 1 × × 1 × 0 D功能表 JK功能表 转换使用表 * {end} 触发器的特性 RS触发器 D触发器 JK触发器 触发器功能的相互转换 集成触发器的主要参数 {end} 触发器的特性 数字系统按电路结构可分为两大类: 组合逻辑电路：任何时刻电路的输出仅取决于该时刻的输入 时序逻辑电路：任何时刻电路的输出不仅与该时刻的输入有 关，还与过去的输入有关。 时序逻辑电路 组合逻辑 电路网络 存储元件单元 时序网络的结构形式 组合逻辑电路 存储元件 输入 输出 反馈 触发器 触发器的定义(Flip-Flop) 具有两种稳定状态，在任何时候均处于一种稳定状态的电路叫做双稳态触发器，简称触发器。 （1）具有两个稳定状态。触发器具有两个互补输出