09-嵌入式系统与结构第五章-4讲.ppt.ppt

回顾 第五章 ARM及Xscale体系结构 5.1 RISC 与 CISC 5.2 处理器总线结构与ARM总线 5.3 ARM处理器的存储器层次 5.4 ARM的I/O与中断处理 5.5 ARM处理器的寄存器组织 5.6 ARM处理器CPU组织结构 5.7 基于JTAG的ARM调试系统 5.8 ARM系列综述 5.7 基于JTAG的ARM调试系统 JTAG标准 ARM的JTAG 调试结构 1. 传统调试工具遇到的挑战 SOC高度集成，很多动作无法在外部管脚体现 深度嵌入，软件越来越复杂 无法实时跟踪、硬件断点无法设置 片上调试技术的代表-----JTAG调试接口 2. JTAG边界扫描测试接口 IEEE1149标准，由联合测试活动组（Joint Test Action Group）开发的针对PCB 标准测试访问接口和边界扫描结构的标准。 该标准被扩展到了面向用户对芯片上 电路进行测试的接口，因此在VLSI测试中有所应用。 边界扫描： 应用处理器上的JTAG接口提供驱动与采样设备外部管脚的方法，并且JTAG驱动与处理器核状态无关。 3. JTAG边界扫描测试接口结构 JTAG接口标准描述了5引脚串行协议，用于数字电路引脚信号电平访问和控制； JTAG结构在系统中的链接。 4. JTAG接口结构说明 TAP（测试访问端口）管脚 五个输入输出管脚 TAP控制器 用一个同步状态机来控制和访问嵌入在ARM处理器核内部的测试功能电路； 同步状态机实现IEEE 1149.1 规定的测试逻辑电路的工作时序。 指令寄存器 串行移位寄存器，通过串行输入执行各种操作的指令。 测试数据寄存器组 一组串行移位寄存器，操作指令被串行装入由当前指令所选择的数据寄存器。 5. Embedded-ICE模块 该模块用来监控指令存储器接口和数据存储接口 包含2个硬件断点/观察点单元寄存器和控制状态寄存器。 模块结构 Embedded-ICE逻辑中的寄存器地址为5位，通过扫描链2实现对其读写。 当观察点寄存器值与地址、数据和控制信号匹时，观察点寄存器能终止ARM处理器的运行。 观察点单元 由数据、指令和控制寄存器组 组成； 每组包含一个数据寄存器和一个屏蔽寄存器。 可允许/禁止断点、设置数据/指令断点 配置观察点地址寄存器，当运行程序的指令/数据地址与其匹配时，停止程序的运行，进入调试； 配置观察点数据寄存器，当运行程序数据/指令的值与其匹配时，停止程序的运行，进入调试； 6. ARM内核调试通道 包含有Embedded ICE模块的基于ARM的SOC芯片通过JTAG调试端口与宿主ＰＣ相连。通过配置，支持正常的断点、观察点以及处理器和系统状态访问，完成调试。 为实时跟踪代码运行过程，ARM提供跟踪宏单元ETM（Embedded Trace Microcell），通过嵌入式实时跟踪系统，实时观察其操作过程，对应用程序调试更全面、客观。 Embedded ICE 和ETM构成ARM完整的调试、实时跟踪方案，有效降低了开发成本。 7. ARM实时调试系统组织 8. ARM调试系统特点 Embedded ICE模块通过JTAG端口和协议转换器与宿主机连接，可以小的硬件代价得到完全的源代码级调试功能。 ETM对实时操作进行调试。在运行时，ETM产生对处理器地址、数据及控制总线的跟踪，来获得CPU的全速操作情况。 实时调试将产生大量信息，ETM用数据压缩技术将Trace信息压缩，然后送到片外。 9. ARM处理器状态间转换 状态转换的硬件支持 工作时钟或存储器时钟MCLK/GCLK； TCK 产生的调试时钟DCLK； Embedded-ICE中的调试状态寄存器； 判断系统状态 Embedded-ICE或外部调试逻辑发出调试中断请求DBGACK是，系统将停止程序正常运行，将时钟切换到调试时钟，进入调试状态。 扫描链的第33位置高，其后指令以系统速度运行。将RESTART指令装入TAP控制器，当TAP进入Run-Test/Idle状态时，ARM自动返回到存储器时钟，以系统速度执行指令。 10. ARM的JTAG仿真器 即ARM的基于JTAG接口的OCD，是通过ARM芯片的JTAG边界扫描口进行调试的设备。 通过JTAG口与ARM的CPU进行通信，不使用片上资源，不占用目标系统的I/O端口。仿真更加接近于目标硬件。 可通过并口、串口、USB口等于宿主PC通信。 5.8 ARM系统综述 1. ARM系列核命名规则 ARM7TDMI ARM7 — 32位ARM体系结构4T版本； T — Thumb 16位压缩指令集； D — 支持片上 Debug，使处理器可停止以相应调试请求； M — 增强型乘法器； I — EmbeddedICE