原创力文档- 1、本文档共12页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
序列信号发生器课件
序列信号发生器 边沿触发器 高教出版社 《数字电子技术基础》第五版 产生一组特定的串行数字信号 3.由带反馈电路的移位寄存器构成 2.由计数器和数据选择器构成 1.由触发器和门电路构成 产生一个8位序列信号时间顺序为自右向左） 1.由触发器和门电路构成 状态转换图 （状态个数=序列信号长度） S0 S1 S2 S3 S4 S5 S6 S7 1 1 1 1 0 0 0 0 无输入，输出Y 状态编码 000 001 010 011 100 101 110 111 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 1 0 1 1 1 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 Y Q0* Q1* Q2* Q0 Q1 Q2 0 0 0 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 1 0 1 1 1 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 Y Q0* Q1* Q2* Q0 Q1 Q2 Q2 Q1Q0 0 1 00 01 11 10 0 0 0 1 1 1 1 0 Q2* Q2 Q1Q0 0 1 00 01 11 10 0 1 1 0 0 1 1 0 Q1* Q2 Q1Q0 0 1 00 01 11 10 1 0 1 0 1 0 1 0 Q0* Q2 Q1Q0 0 1 00 01 11 10 1 1 1 0 1 0 0 0 Y 电路图 2.由计数器和数据选择器构成 产生一个8位序列信号时间顺序为自右向左） 000 001 010 011 100 101 110 111 1 1 1 1 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 Y Q0 Q1 Q2 八选一数据选择器器 1 0 0 0 0 0 0 0 C 74LS151 1 0 74LS151 3.由带反馈电路的移位寄存器构成 产生一个8位序列信号时间顺序为自右向左） 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 1 串行输出 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 0 1 0 0 1 0 0 0 Q2* Q1* Q0* Q2 Q1 Q0 Q0Q1Q2 0 0 0 Q2 Q1Q0 0 1 00 01 11 10 1 0 0 1 1 0 1 0 DI 0 0 0 1 0 1 1 1 DI 并行输入 1 1 1 ↑ 左移 0 1 1 ↑ 右移 1 0 1 ↑ 保持 0 0 1 ↑ 清0 × × 0 × 工作状态 M0 M1 CR CP 序列信号输出 74LS194 0 1 1 反馈电路 序列信号输出端 74LS194 0 1 1 1 0 触发器 同步触发器 主从触发器 SR触发器 JK触发器 T触发器 D触发器 触发器之间的功能转换 时序图 时序逻辑电路 电路图 时序逻辑电路的设计 时序逻辑电路的分析 驱动方程 输出方程 状态方程 特性方程 输入输出 状态 转换图 逻辑功能描述 设计要求 逻辑抽象 状态化简 状态分配 状态 转换表 状态 转换图 时序图 触发器个数 状态编码 触发器选型 自启动检查 修改电路 逻辑功能描述 否 能 驱动方程 输出方程 状态方程 自启动检查 电路图 修改设计 否 能 电路图 高教出版社
文档评论（0）