第二章逻辑门电路3.pptVIP

（2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。 * 第二章 逻辑门电路 二极管、三极管的开关特性 二极管逻辑门电路 三.TTL逻辑门电路 四.射极耦合逻辑门电路(自学) 五. CMOS逻辑门电路 六. 各种工艺的逻辑门之间的接口问题 一. CMOS 反相器 (一)结构与原理 A L 1 +VDD +10V D1 S1 vi vO TN TP D2 S2 0V +10V vi vGSN vGSP TN TP vO 0 V 0V -10V 截止 导通 10 V 10 V 10V 0V 导通 截止 0 V VTN = 2 V VTP = - 2 V 逻辑图 逻辑表达式 vi (A) 0 vO(L) 1 逻辑真值表 1 0 第五节 CMOS逻辑门电路 (二) 电压传输特性 VTN 电压传输特性 A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 1 1 0 与非门 (一)CMOS 与非门 vA +VDD +10V T P1 T N1 T P2 T N2 A B L vB vL A B (a)电路结构 (b)工作原理 VTN = 2 V VTP = - 2 V 0V 10V N输入的与非门的电路? 输入端增加有什么问题? 二. 其他的CMOS逻辑门 或非门 (二)CMOS 或非门 +VDD +10V T P1 T N1 T N2 T P2 A B L A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 0 0 0 A B ≥1 0V 10V VTN = 2 V VTP = - 2 V N输入的或非门的电路的结构? 输入端增加有什么问题? 1)A=B=0时，TG断开，反相器2工作，此时 ， ； 2)A=B=1时，TG导通，在A和 的控制下，反相器2的两只MOS管都截止，此时 。 3)在A=1、B=0时，TG导通，C=B=0，反相器2输出处于高阻态，在A=1、B=0时，反相器2输出处于高阻态， 。 4)在A=1、B=0时，TG断开，反相器2工作， ， (三) 异或门电路 异或门电路 =A⊙B (四) CMOS传输门(双向模拟开关) 1. CMOS传输门电路 电路 逻辑符号 υI / υO υo/ υI C 等效电路 2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2 V?I的变化范围为－5V到+5V。 ?5V +5V ?5V到+5V ?GSN VTN, TN截止 ?GSP=5V ? (-5V到+5V)=(10到0)V 开关断开，不能转送信号 ?GSN= -5V ? (－5V到+5V)=(0到-10)V ?GSP0, TP截止 1）当c=0， c =1时 c=0=-5V， c =1=+5V C T P v O / v I v I / v O +5V – 5V T N C +5V ?5V ?GSP= ?5V ? (－3V~+5V) =?2V ~ ?10V ?GSN=5V ? (－5V~+3V)=(10~2)V b、?I=?3V~5V ?GSNVTN, TN导通 a、?I=?5V~3V TN导通，TP导通 ?GSP |VT|, TP导通 C、?I=?3V~3V 2）当c=1， c =0时 传输门组成的数据选择器 C=0 TG1导通, TG2断开 L=X TG2导通, TG1断开 L=Y C=1 3.传输门的应用 CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 四.CMOS系列集成电