哈工大英才学院计算机组成原理 第7篇.ppt

第7章 存储器和存储系统 方连众 第7章 存储器和存储系统 存储器-----人类的记忆细胞 内存： CPU可以直接控制的并可寻址的存储器 发展： 从属的记忆部件?现在计算机的核心 目前的存储设备： 半导体、磁盘、磁带、光盘…… 待解决的问题： 与CPU的匹配 应具有的特点： 大量存储 快速存取 精确寻址 7.1 分层的存储器系统 存储介质： 性能指标： 存储容量： 4.1.2 存储器系统中的主存 主存储器是存储系统的主体。 主存的组成： 由地址寄存器、地址译码、驱动电路、存储体、读写电路和数据寄存器组成。 存储芯片和CPU芯片可通过总线连接. 4.1.2 存储器系统中的主存 4.1.2 存储器系统中的主存 存取周期 连续启动两次独立的存储器操作（如读或写）所需的最小间隔时间，通常存储周期大于存取时间。 存储器的带宽 它表示每秒从存储器进出信息的最大数量，单位为字/秒或字节/秒或位/秒表示。如存取周期为500ns，每个存取周期可访问16位，则它的带宽为32M位/秒。 第四章 存储器和存储系统 4.1 分层的存储器系统 4.2 几种半导体存储器 4.3 利用存储芯片构造存储系统 4.4 提高访问存储器速度的方法 4.5 外部存储器 4.2 几种半导体存储器 半导体存储器芯片是采用VLSI制造工艺，在一个芯片内集成了具有记忆功能的存储矩阵、译码驱动电路和读写电路，构成了可记忆、可寻址及可读写的记忆体。 4.2.1 只读存储器ROM (1)掩膜ROM 4.2.1 只读存储器ROM (2)PROM 4.2.1 只读存储器ROM （4）电可擦写ROM （EEPROM及Flash存储器） 4.2.1 只读存储器ROM 2716EPROM 4.2.2 静态RAM(SRAM) 存储器芯片是由单元电路组成。 下图是一个静态RAM的基本单元电路，包含六个MOS管。 4.2.3 动态RAM(DRAM) DRAM基本单元电路有两种三管式和单管式； 4.2.3 动态RAM(DRAM) TMS4464地址线重复使用，寻址64KB存储单元。 4.3 利用存储芯片构造存储系统 4.3.1 利用与非门实现译码 与非门逻译码：利用逻辑“与”功能和“非”功能实现译码操作。 4.3.2利用译码芯片实现译码 译码芯片：将输入信号变换成输出信号(地址信号)，用来选择存储芯片或确定地址单元。 74LS138真值表 存储系统扩充 4.4 提高访问存储器速度的方法 4.4.3 高速缓冲存储器Cache 半导体的发展始终 跟不上芯片的发展 （1）Cache基本结构 （2）几个技术问题 工作原理 地址映象 替换算法 命中率 读写操作 发展 替换算法 先进先出（FIFO）算法：FIFO算法的原则总是将最先调入Cache的字块替换出来，它不需要随时记录各字块的使用情况，所以容易实现、开锁小。但其缺点是可能把一些需要经常使用的程序（如循环程序）块也作为最早进入Cache的块而被替换出去。 命中率 数据块在Cache中称为CPU访问Cache命中，否则称为CPU访问Cache不命中。读一批数据，数据块在Cache中的成功率我们称为命中率h。 读写操作 目前主要采用以下几种方法。 写直达法（Write-through） ，它能保证主存与Cache的数据始终是一致的。但有可能会增加访存次数，因每向Cache写入时，都需向主存写入。 写回法（Write-back），数据只是暂时写入Cache，并用标志将该块加以注明，直至该块从Cache替换出时，才写入主存。这种方法又称标志交换式（Flang-Swap），其速度快，但在此前主存中字块未经随时修改可能失效。 发展 Cache刚出现时，典型系统只有一个缓存，近年来普遍采用多个Cache，所以总体上可以分为CPU内部Cache，板极Cache。CPU内部Cache，又分为指令Cache和数据Cache。 4.5 外部存储器 4.5.1主要技术指标 4.5.2 磁记录原理和记录方式 4.5.2 磁记录原理和记录方式 4.5.3 软磁盘存储器 4.5.4硬盘存储器 4.5.4硬盘存储器  4.5.5 磁带存储器 4.5.6 光盘存储器 4.5.6 光盘存储器 CPU的存储器平均访问时间：t=htc+(1-h)tm h ?1时t ? tc。 第四章 存储器和存储系统 4.1 分层的存储器系统 4.2 几种半导体存储器 4.3 利用存储芯片构造存储系统 4.4 提高访问存储器速度的方法 4.5 外部存储器 4.5.1主要技术指标 4.5.2磁记录原理和记录方式 4.5.3