MPLD实验剖析.ppt

《现代可编程逻辑器件》课程实验信息楼 508 实验前准备（一） Modelsim 软件破解方法 （1）将桌面Modelsim 6.4a快捷方式属性中程序路径从 “c:\altera\90\modelsim_ae\win32aloem\modelsim.exe” 改为“c:\altera\90\modelsim_ase\win32aloem\modelsim.exe” Quartus 9.0 软件授权方法 （1）打开Quartus软件Tools-License Setup菜单，查看license授权信息和本机网卡MAC地址 注意：保证本机已连接到局域网，能访问License服务器 实验前准备（二） 检查FPGA开发板能否正常工作 （1）能正常上电 （2）FPGA型号是Cyclone II系列的EP2C8Q208C8N，运行Quartus软件，使用USB-blaster下载线，采用JTAG方式能自动检测到FPGA芯片型号 其他注意事项 （1）随时保存设计文件到U盘，避免系统掉电丢失设计文件 （2）每次上机之前请提前作好准备，编辑好设计文件 （3）有问题请举手示意 （4）未完成实验者，不得提前下课离开实验室 （5）禁止喧哗、聊天、游戏等与实验无关行为 实验一 目标： （1）学习和掌握Modelsim软件的基本使用方法 （2）学习和掌握Quartus软件的基本使用方法 内容： （1）试用Verilog HDL语言，设计一个七段数码管译码器，用该电路显示0~9共10个字符，要求首先使用Modelsim软件进行功能仿真，然后使用Quartus软件综合，并下载到开发板进行电路功能测试。 实验一 实验二 目标： （1）掌握Modelsim软件的基本使用方法 （2）掌握Quartus软件的基本使用方法 内容： （1）试用Verilog HDL语言，设计十进制计数器，将计数过程用一个数码管进行显示（0～9）。要求首先使用Modelsim软件进行功能仿真，然后使用Quartus软件综合，并下载到开发板进行电路功能测试。 实验三 目标： （1）学习和掌握较复杂数字逻辑电路的设计方法 内容： （1）试用Verilog HDL语言，设计一个秒计数器，将计数过程用两个数码管进行显示（00～59）。要求首先使用Modelsim软件进行功能仿真，然后使用Quartus软件综合，并下载到开发板进行电路功能测试。 实验四 目标： （1）学习和掌握较复杂数字逻辑电路的设计方法 内容：试用Verilog HDL语言设计一个电子钟，具体要求为 （1）用四个数码管分别显示分和秒 （2）复位时，显示“00.00” （3）先做仿真，然后电路测试 实验五 目标： （1）学习和掌握复杂数字逻辑电路的设计方法 内容：交通灯设计，具体要求为 （1）A，B方向各有红，黄，绿灯，初始态全为红灯，之后东西方向通车，绿灯灭后，黄灯闪烁，各路口通车时间为30秒，由两个七段数码管计数，当显示时间小于3秒的时候通车方向黄灯闪烁 （2）系统时钟1KHz，黄灯闪烁时钟要求为2Hz，七段码管的时间显示为1Hz脉冲，即1秒递减一次，在显示时间小于3秒时，通车方向的黄灯以2Hz的频率闪烁，系统中加入外部复位信号。 （3）先做仿真，然后电路测试 * *