第10章_VHDL基本语句55862.pptVIP

第10章 VHDL基本语句 顺序语句和并行语句是程序设计中两类基本描述语句。 在逻辑系统设计中，这些语句能从多个侧面完整描述数字系统的硬件结构和基本逻辑功能。 * * 10.1 顺序语句 顺序语句的特点： 顺序语句的执行顺序（指仿真执行），与它们的书写顺序基本一致； 顺序语句只能出现在进程或子程序中，子程序包括函数和过程。 VHDL有六类基本顺序语句： 赋值语句 流程控制语句 等待语句 子程序调用语句 返回语句 空操作语句 * * 10.1.1 赋值语句 特点： 将一个值或一个表达式的运算结果传递给某一数据对象，如信号或变量； 对实体内的数据传递，及对端口外部数据的读写，都必须通过赋值语句的运行来实现。 * * 赋值语句 变量赋值 有效性仅局限于所定义的一个进程中，或一个子程序中； 是一个局部的、暂时性数据对象； 它的赋值是立即发生的（假设进程已启动），是一种时间延迟为零的赋值行为。 不但可以作为一个设计实体内部各单元之间数据传送的载体，而且可通过信号与其他实体进行通信； 信号的赋值不是立即发生的，它发生在一个进程结束时； 赋值的过程总是有某些延时的，它反映了硬件系统的重要特性。 信号赋值 * * 每一个赋值语句都有三个基本部分组成： 注意：赋值目标和赋值源的数据类型必须严格一致 赋值目标 赋值符号 赋值源 是所赋值的受体； 它的基本元素只能是信号或变量； 赋值符号只有两种： 信号赋值符号是 “ = ” 变量赋值符号是 “ := ” 是赋值的主体； 它可以是一个数值，也可以是一个逻辑或运算表达式； * * 1. 信号赋值语句 格式： 目的信号量=信号量表达式； 两边信号量的类型和位长度应该是一致的。 2. 变量赋值语句 格式： 目的变量 :=表达式； 两者类型必须相同，目的变量的类型、范围、初值应事先给出。 * * 10.1.2 IF语句 IF语句的门闩控制 例：IF (a=‘1’) THEN c=b; (顺序语句) END IF; IF语句的二选择控制 例：IF (sel=‘1’) THEN c=a; (顺序语句) ELSE c=b; (顺序语句) END IF; * * 3. 多重IF语句嵌套式条件句 例：IF 条件句 THEN IF 条件句 THEN …… END IF END IF 4. IF语句的多选择控制 例：IF (sel=“00”) THEN y=input(0); ELSIF(sel=“01”) THEN y=input(1); ELSIF(sel=“10”) THEN y=input(2); ELSE y=input(3); END IF; * * 10.1.3 CASE语句 用来描述总线或编码、译码的行为。 格式：CASE 表达式 IS WHEN 选择值 =顺序语句; WHEN 选择值 =顺序语句; …… END CASE； 说明：当CASE和IS之间的表达式的取值满足选择值的值时，程序将执行后跟的顺序语句。 例：CASE sel IS WHEN 0= q =i0 ; WHEN 1= q =i1 ; WHEN 2= q =i2 ; WHEN 3= q =i3 ; END CASE; * * 注意： 条件句的选择值必须在表达式的取值范围之内。 除非所有条件句中的选择值能完整覆盖CASE语句中表达式 的取值，否则最末一个条件句中的选择必须用“OTHERS”表示。 关键词OTHERS只能出现一次，且只能作为最后一种条件取值。 CASE语句中每一条件句的选择值只能出现一次，不