单片微型计算机原理与接口技术（第二版）第2章 80C51单片微机的基本结构.pptVIP

图2–4 指令寄存器和指令译码器  图2–5 算术逻辑运算单元ALU  图2–6 80C51单片微机的时钟电路  图2–7 振荡器的结构和振荡电路原理 图2–8 80C51单片微机指令时序  图2–9 80C51单片微机存储器映象图  图2–10 片内数据存储器各部分地址空间分布图 图2－11 P0口位结构原理图 图2–12 P1口位结构原理图  图2－13 P2口位结构原理图 图2–14 P3口位结构原理图 图2–15 复位电路结构图 图2–16 复位电路 图2–17 80C51单片微机低功耗方式的内部结构  图2–18 89C51的闪速存储器编程和校验  表2–1 工作寄存器组 RS1 RS0 组号 寄存器R0～R7地址 0 0 0组 00H～07H 0 1 1组 08H～0FH 1 0 2组 10H～17H 1 1 3组 18H～1FH 表2–2 字节地址和位地址的关系  表2–3 特殊功能寄存器SFR的名称和地址  表2–4 特殊功能寄存器(SFR)的位地址  表2－5 80C51并行I/O接口的异同  表2–6 特殊功能寄存器SFR的复位状态  表2–7 待机和掉电保护方式时引脚状态 表2–8 89C51闪速存储器的编程方式  ⑶ 在无外接程序存储器而有片外数据存储器的系统中，P2口使用可分为两种情况： 若片外数据存储器的容量＜256 B：可使用“MOVX A，＠Ri”及“MOVX ＠Ri，A”类指令访问片外数据存储器，这时P2口不输出地址，P2口仍可作为I/O口使用； 若片外数据存储器的容量256 B：这时使用“MOVX A，＠DPTR”及“MOVX＠DPTR，A”类指令访问片外数据存储器，P2口需输出高8位地址。在片外数据存储器读、写选通期间，P2口引脚上锁存高8位地址信息，但是在选通结束后，P2口内原来锁存的内容又重新出现在引脚上。 使用“MOVX A，＠Ri”及“MOVX ＠Ri，A”类访问指令时，高位地址通过程序设定，只利用P1、P3甚至P2口中的某几根口线送高位地址，从而保留P2口的全部或部分口线作I/O口用。 2.5.4 P3口 多功能的8位口，字节访问地址为B0H，位访问地址为B0H～B7H。 ⒈ 位结构与工作原理 P3口的位结构原理如图2－14所示。 ?? 与非门有两个输入端：一个为口输出锁存器的Q端，另一个为替代功能的控制输出。与非门的输出端控制输出FET管Q0。 ??有两个输入缓冲器，替代输入功能取自第一个缓冲器的输出端；I/O口的通用输入信号取自第二个缓冲器的输出端。 输出工作过程： ?? 当替代输出功能B点置1时，输出锁存器的输出可以顺利通到引脚P3．i。其工作状况与P1口相类似。这时P3口的工作状态为I/O口，显然此时该口具有准双向口的性质。 ? 当输出锁存器的输出置1时，替代输出功能可以顺利通到引脚P3．i。 若替代输出为0时，因与非门的C点已置l，现B点为0，故与非门的输出为l，使Q0导通，从而使A点也为0。若替代输出为1时，与非门的输出为0，Q0截止，从而使A点也为高电平。这时P3口的工作状态处于替代输出功能状态。 ⒉ P3口的功能 ⑴可作I/O口使用，为准双向口。 既可以字节操作，也可以位操作；既可以8位口操作，也可以逐位定义口线为输入线或输出线；既可以读引脚，也可以读锁存器，实现“读一修改一输出”操作。 ⑵ 可以作为替代功能的输入、输出。 替代输入功能： P3．0 —— RXD，串行输入口。 P3．2——INT0，外部中断0的请求。 P3﹒3——INT1，外部中断1的请求。 P3．4——T0，T0外部计数脉冲输入。 P3．5——T1，T1外部计数脉冲输入。 替代输出功能： P3．l——TXD，串行输出口。 P3．6——WR外部数据存储器或I/O端口写选通。 P3．7——RD 外部数据存储器或I/O端口读选通。 2.6 布尔（位）处理器 一个完整的一位微计算机，它具有自已的CPU、寄存器、I/O、存储器和指令集。一位机在开关决策、逻辑电路仿真和实时控制方面非常有效。 位处理器系统包括以下几个功能部件： ⑴ 位累加器：借用进位标志位CY。在布尔运算中CY是数据源之一，又是运算结果的存放处，位数据传送的中心。 根据CY的状态实现程序条件转移：JC rel、JNC rel。 ⑵ 位寻址的RAM：内部RAM位寻址区中的0～127位(20H～2FH)。 ⑶ 位