传感器的解析课件剖析.ppt

3. 在中断响应周期，8259A 可提供相应的中断类型号。 1. 1片8259A 能管理8级中断，通过级联用9片8259A可以构成64 级主从式中断系统。 2. 每一级中断可以屏蔽或允许。 4. 可编程使8259A 工作在多种不同的方式。 一、8259A 的内部结构与引脚信号 8259A内部逻辑框图 1. 数据总线缓冲器 8位、双向、三态，是8259A与 CPU 之间的数据接口。 D0～D7直接与CPU 数据总线的低8位连结。 2. 读/写控制逻辑 A0：常常与地址信号线A0相连。 8259A的两个端口地址 CPU 通常利用： OUT 指令， IN 指令， 3. 中断请求寄存器 IRR 8 位，若IRi 有效(“1”, )，对应位置“1”，直到IRi 得到响应。 因此，IRR记录外中断源IRi的请求信息。 4. 中断服务寄存器 ISR 8位，当IRi得到响应时，对应位(ISi)置“1”。ISR 记录正在处理的IRi，当中断嵌套时，可能多位置“1”。 因此，ISR记录CPU对IRi的响应情况。 5. 中断屏蔽寄存器 IMR 8位，某位置“ 1”，对应IRi 禁止产生中断。 因此，IMR控制是否对IRi进行屏蔽操作。 6. 优先权电路 实现优先权的判断与处理，采用编码器和比较器电路，如下图所示。 8259A中的中断优先权电路 7. 控制逻辑 （1）由IRR 和PR 的情况，向8259A 其它部 件发出控制信息。 （2）向CPU 发出INT 信号，接收CPU 信号。 8. 级联缓冲/比较器 可以实现8259A的级联，扩展外部中断。 (1) CAS2、CAS1、CAS0 引脚 ① 主8259A: CAS2～CAS0 输出，输出被 响应的从片的标志码。 问题：8259A级联时，如何确定主8259A的IRi接有从片，从片INT接入主8259A的哪个IRi？ ② 从8259A: CAS2～CAS0 输入，接收主片发出的标志码，与自己的标志码比较。若相等，下一个INTA信号到来时，将中断类型号送至数据总线。 从片A标志码：011，从片B标志码：110 (2) SP / EN引脚 ① 当8259A 工作于非缓冲方式 (直接与CPU 的DB 相连) 为输入，是主从芯片定义引脚。 1、8086CPU最多可以有 个中断类型，6片8259A接成级联形式，最多可管理 级可屏蔽中断。 2、CPU与外部设备的接口中一般包括数据端口、 端口和 端口。 3、微处理器和外设之间的数据传送方式有 、查询传送、 和 DMA方式四种。 4、为保证数据正确传送，CPU必须先对外设进行状态检测。这种数据传送方式是（ ）。 A、无条件传送 B、查询传送 C、中断传送 D、DMA传送 1、8086CPU最多可以有 256 个中断类型，6片8259A接成级联形式，最多可管理 43 级可屏蔽中断。 2、CPU与外部设备的接口中一般包括数据端口、状态 端口和 控制 端口。 3、微处理器和外设之间的数据传送方式有无条件传送 、查询传送、 中断传送 和 DMA方式四种。 4、为保证数据正确传送，CPU必须先对外设进行状态检测。这种数据传送方式是（ B ）。 A、无条件传送 B、查询传送 C、中断传送 D、DMA传送 5、在以下方式中，CPU不占用总线的是（ ）方式。 A、无条件输入/输出 B、查询输入/输出 C、中断输入/输出 D、DMA 6、硬盘驱动器以DMA方式和存储器进行数据交换时，DMA控制器通过（）信号向CPU申请使用总线。 A、INTR B、INTA C、HOLD D、HLDA 7、8086访问外部设备与访问存储器（） A、地址编码可以重叠 B、地址编码不允许重叠 C、地址编码都是20位 D、采用相同的指令 8、试说明8086CPU可屏蔽中断的响应过程 P249 5、在以下方式中，CPU不占用总线的是（D ）方式。 A、无条件输入/输出 B、查询输入/输出 C、中断输入/输出 D、DMA 6、硬盘驱动器以DMA方式和存储器进行数据交换时，DMA控制器通过（C ）信号向CPU申请使用总线。 A、INTR B、INTA C、HOLD D、HLDA 7、8086访问外部设备与访问存储器（A） A、地址编码可以重叠 B、地址编码不允许重叠 C、地址编码都是20位 D