选学第七章基于SystemGenerator的DSP系统开发技术课件.ppt

第七章 基于System Generator的DSP系统开发技术 System Generator简介 System Generator安装 System Generator基础 Simulink 简介 AccelDSP 简介 基于System Generator的DSP系统设计 基于System Generator的硬件协仿真 System Generator简介 FPGA是理想的高性能数字信号处理器件 包含了逻辑资源，还有多路复用器、存储器、硬核乘加单元以及内嵌的处理器等设备，还具备高度并行计算的能力； 特别适合于完成数字滤波、快速傅立叶变换等。 FPGA并未在数字信号处理领域获得广泛应用 （？？） 大部分DSP设计者通常对C语言或MATBLAB工具很熟悉 ，不了解硬件描述语言VHDL和Verilog HDL ； 部分DSP工程师认为对HDL语言在语句可综合方面的要求限制了其编写算法的思路。 System Generator简介 System Generator for DSP Xilinx简化FPGA数字处理系统的集成开发工具； 和Simulink（MathWorks公司产品）实现无缝链接，利用Simulink建模和仿真环境来实现FPGA设计，无需了解和使用 RTL级硬件语言； Xilinx公司XtremeDSP解决方案的关键组成，集成了先进的FPGA设计工具以及IP 核，支持Xilinx公司全系列的FPGA芯片； 可作为MATLAB软件中的一个硬件设计工具包。 System Generator简介 System Generator简介 System Generator的主要特征 可在MATLAB/Simulink环境下对算法以及系统建模，并生成相应的工程； 再调用ISE相应的组件进行仿真、综合、实现，并完成芯片的配置。 System Generator简介 System Generator的主要特征 丰富的DSP模块 信号处理（如FIR滤波器、FFT） 纠错（如Viterbi 解码器、Reed-Solomon编码器/解码器） 算法 存储器（如FIFO、RAM、ROM） 数字逻辑功能的Xilinx模块集 使用户导入.m函数及HDL模块 Simulink设计的VHDL或Verilog的自动代码生成 硬件协仿真 FPGA 在环路（FPGA-in-the-loop），加速用户的硬件验证工作并加速其在Simulink与MATLAB中的仿真 嵌入式系统的硬件/软件协设计 直接加载Xilinx公司的MicroBlaze 32位 RISC处理器，甚至构建和调试DSP协处理器 System Generator安装 软件环境 （以System Generator 9.1为例） MATLAB v7.3/Simulink v6.5（R2006b）或MATLAB v7.4/ Simulink v6.6（R2007a）。MATLAB软件的安装路径上不能出现空格。 ISE版本为9.1.01i或者更高版本，ISE Simulator的版本为完全版； System Generator软件版本必须和ISE版本一致。 IP核库的版本为ISE IP 9.1i Update 1或者更高版本。 系统环境变量$XILINX必须设置为ISE的安装目录。 综合工具Synplify Pro的版本为v8.6.2或v8.8.0.4； 仿真工具ModelSim的版本至少为PE或SE v6.1f以及更高版本。 System Generator安装 与MATLAB关联 System Generator基础 典型的System Generator设计流程 浮点算法开发 定点算法实现 硬件系统设计 代码优化 System Generator基础 浮点运算开发 利用MATLAB软件及其提供的工具包快速地完成浮点算法的开发、验证以及性能评估； 借助于Simulink可快速完成原型设计和模型分析。 定点算法实现 将MATLAB浮点算法通过AccelDSP在Xilinx器件上实现定点逻辑 ； AccelDSP直接将浮点MATLAB算法的M-文件自动生成可综合的RTL模型，自动进行浮点-定点转换，生成可综合的VHDL或Verilog HDL设计，并创建用于验证的测试平台。 System Generator基础 硬件系统设计与实现 定义使用Xilinx IP的详细硬件架构，采用System Generator for DSP 划分协处理器和可编程器件之间的设计 ； 会生成下列文件： 设计所对应的HDL程序代码； 时钟处理模块，包括系统时钟处理操作以及生成设计中所需的不同频率的时钟信号； 用于测试设计的HDL测试代码，可直接将其仿真