4.同步时序逻辑电路.ppt

Flip-Flop 英 [ ?flipfl?p ] 触发器；使反转 * * 空翻：由于时钟信号有一定宽度，在时钟信号作用期间，如果输入信号发生变化，触发器状态也会跟着变化，从而在一次时钟信号作用期间，可能引起触发器多次翻转。 空翻将造成触发器状态的不确定，使系统工作紊乱，这是不允许的。 * 空翻：由于时钟信号有一定宽度，在时钟信号作用期间，如果输入信号发生变化，触发器状态也会跟着变化，从而在一次时钟信号作用期间，可能引起触发器多次翻转。 空翻将造成触发器状态的不确定，使系统工作紊乱，这是不允许的。 * 时控R-S触发器不能同时输入为1，为避免这一现象，使用只有单输入的D触发器，将D转换成一对互补信号。 * 维持阻塞D触发器的电路如图所示。从电路的结构可以看出，它是在基本RS触发器的基础之上增加了四个逻辑门而构成的，门4的输出是基本RS触发器的置“0”通道，门3的输出是基本RS触发器的置“1”通道。门4和门3可以在控制时钟控制下，决定数据[D]是否能传输到基本RS触发器的输入端。门6将数据[D]以反变量形式送到门4的输入端，再经过门5将数据[D]以原变量形式送到门3的输入端。使数据[D]等待时钟到来后，通过门4门3，以实现置“0”或置“1”。 数字电路中 数字 电平从0变为1 的那一瞬间叫作作上升沿 ，从1到0的那一瞬间叫作下降沿 。 * 具体分