数字电路基础.ppt

3 组合逻辑电路及其应用 译码器 以2:4译码器的真值表 2n个输出中仅有一个输出为低电平（或高电平） EI A B Y0 Y1 Y2 Y3 0 0 0 0 1 0 0 0 1 0 1 1 1 × × 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 Y0=EI·A·B Y1=EI·A·B Y2=EI·A·B Y3=EI·A·B 不需要译码时可通过另外的控制信号使全部输出均为高电平（或低电平） 逻辑表达式 3 组合逻辑电路及其应用 译码器 以2:4译码器的逻辑电路图 二进制译码器74138——3线—8线译码器 输 入 输 出 G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 × 1 × × × 1 0 × × 1 0