实验三 组合逻辑电路.docVIP

实验三 组合逻辑电路(常用门电路、译码器和数据选择器) 一、实验目的 、实验 图3.1 组合逻辑电路的一般设计步骤 设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。 2. 组合电路的竞争与冒险（旧实验指导书P17～20） （二）常用组合逻辑器件 1．四二输入与非门74LS00 74LS00为双列直插14脚塑料封装，外部引脚排列如图所示它共有四独立的“与非”门，的构造和逻辑功能相同 图 74LS00引脚排列74LS20 74LS20为双列直插14脚塑料封装，外部引脚排列如图所示它共有独立的四“与非”门，的构造和逻辑功能相同图74LS20引脚排列74LS86 74LS86为双列直插14脚塑料封装，外部引脚排列如图所示它共有四独立的“异或”门，的构造和逻辑功能相同图74LS86引脚排列74LS138 74LS138是集成3线－8线译码器，其功能表见表3.1。它的输出表达式为（i＝0，1，…7；mi是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装，外部引脚排列如图所示74LS138的功能表 输 入 输 出 端 控 制 端 输 入 端 G1 G2A G2B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 × × × × × 1 1 1 1 1 1 1 1 × 1 × × × × 1 1 1 1 1 1 1 1 × × 1 × × × 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 图74LS138引脚排列74LS151 74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0 ～D78个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其功能表见表3.2，外部引脚排列如图所示74LS151的功能表 输 入 输 出 使能 地 址 选 择 G C B A Y W 1 × × × 0 1 0 0 0 0 D0 0 0 0 1 D1 0 0 1 0 D2 0 0 1 1 D3 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7 图74LS151引脚排列三、实验、实验内容及步骤 图3.7 正常工作状态 (1) 逻辑抽象。红、黄、绿三盏信号灯的状态为输入变量，分别用R、Y、G表示，并规定灯亮时为1，灯灭时为0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1。 (2) 列真值表于表3.3。 (3) 选定逻辑器件。按题目中要求，用74LS151实现 (4) 将函数式化简、变换。根据真值表填卡诺图化简，并将化简结果进行变换，变换成“与非”形式。 (5) 画出逻辑电路图。 (6) 连线与验证。按照逻辑电路图和器件的引脚图连接电路，并对电路进行静态和动态测试，消除冒险现象。 表3.3 真值表 R Y G Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 2． 实现一位全加器。 (1) 按照组合逻辑电路的一般设计步骤，用基本门电路（74LS00、74LS20、74LS86）实现一位全加器。 (2) 用异或门和与非门实现 (3)用1片74LS138和1片74LS20实现一位全加器。 用2片74LS151实现一位全加器。 3． 用74LS151和74LS138组成8通道传输系统。要求：将某路信号先送入74LS151的某个数据输入端，再通过地址选择将信号输出，然后将此输出接入74LS138的某个使能端，再通过地址选择将信号从相应地址输出端输出。试画出设计电路，并监测电路功能。在CBA＝000～111八种状态下，在地址码对应的输入端加f＝1KHz的脉冲信号，用示波器观察和记录该输入端及地址码对应的输出端的波形。 4． 用74LS151和74LS138组成3位并行数码比较器，被比较的3位二进制数自拟。 五、实验