数字电路模拟试题 ().doc

《数字逻辑分析与设计》模拟试题 单项选择题 1. 只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（ ）。 A. 高电平触发器 B.下降沿触发器 C. 低电平触发器 D. 上升沿触发器 2. 下列电路中，属于时序逻辑电路的是( ) A. 编码器 B. 译码器 C. 数值比较器 D. 计数器 3. 若将一个TTL与非门（设输入端为A、B）当作反相器使用，则A、B端应如何连接（ ） A. A、B两端并联使用 B. A或B中有一个接低电平0 C. 不能实现 A. 32 B. 16 C. 8 D. 4 5. 同步RS触发器的“同步”时指( ) A. RS两个信号同步 B. Qn+1与S同步 C. Qn+1与R同步 D. Qn+1与CP同步 6. 不是最小项ABCD逻辑相邻的最小项是(　　　) A. BCD B. ACD C. BD D. ABD 7. 与相等的为（ ） A. B. C. D. 图1 9. 某逻辑函数的真值表见表1，则F的逻辑表达式是（ ）。 A. B. C. D. 10. 要实现，JK触发器的J、K取值应为（ ）。 A J=K=0 B J=K=1 C J=0 K=1 11. 可以用来实现并/串转换和串/并转换的器件是( ) A. 计数器 B. 全加器 C. 移位寄存器 D. 存储器 12. 下列触发器中没有计数功能的是（ ） A. RS触发器 B. T触发器 C. JK触发器 D. Tˊ触发器 1. 某逻辑电路输入A、B和输出Y的波形如图所示，则此电路实现的逻辑功能是（ ） A. 与非 B. 或非 C. 异或 D. 异或非 图14. 若两个逻辑函数相等，则它们必然相同的是（ ） A. 真值表 B. 逻辑表达式 C. 逻辑图 D. 电路图 1. 能将输入信号转变成二进制代码的电路称为（ ） A. 译码器 B. 编码器 C. 数据选择器 D. 数据分配器25.25）＝（　　　　　　）＝（　　　　　　） 2. 十进制数7对应的8421码为　　　　　　　，对应的余3码为　　　　　　　　。 3. 用反演规则求出逻辑函数的反函数 =　　　　　　 　 　。 4. 用公式法化简 = 　　　　　　　　。 5. 三态逻辑门，简称TSL门，该门的输出有三种状态，分别为 、 、 。 6. 半导体数码显示器的内部接法有两种形式：共 接法和共 接法。 7. 数字电路按照是否有记忆功能通常可分为两类： 、 。 8.集电极开路门（OC门）能够实现的功能为 ， ，　　　　 　 　　　　。 9. 图3中图形符号依次表示　　　　　、　　　　　逻辑运算。 图3 10. 数12. 如. 组合逻辑电路与时序逻辑电路有何区别?F(A,B,C,D)=∑(0，7，9，11) +∑d (3，5，15)。 2. 如图4是一片4选1数据选择器实现F(A,B,C)函数，试写出F表达式，并转换成标准与或式。 图4 3. 写出如图5所示组合逻辑电路的表达式，列出真值表。 图5 4. 由四位二进制计数器74161及门电路组成的时序电路如图6所示。要求画出状态转换图，说明电路为几进制计数器。 图6 作图题（9分） 1. JK触发器的CP，J, K端分别加上如图7所示的波形时，试画出Q端的输出波形。设初始状态为0。 图7 2. 基本R-S触发器的电路如图8所示，根据输入波形画出对应的输出Q波形。 图8 3. 画出图9所示电路的Q0、Q1的输出波形，假设初始状态皆为0。 图9 设计题（30分） 1. 设计一多数表决电路，要求A、B、C三人中只要有两人以上（包括两人）同意，则决议就能通过，但A还有决定权，即只要A同意，即使其他人不同意也能通过。假设同意用高电平“1”表示，不同意用低电平“0”表