第六节 Verilog硬件描述语言.pdf

第六章 Verilog HDL数字系统设计 本章课程安排 一、Verilog HDL基础知识 二、Verilog HDL的行为描述/建模 三、Verilog HDL的结构描述/建模 四、基于Verilog HDL的系统仿真 五、用户自定义元件（UDP ） 六、Verilog HDL编程技巧 2 本章课程安排 一、Verilog HDL基础知识 二、Verilog HDL的行为描述/建模 三、Verilog HDL的结构描述/建模 四、基于Verilog HDL的系统仿真 五、用户自定义元件（UDP ） 六、Verilog HDL编程技巧 3 一、Verilog HDL基础知识 本节内容安排 1. 硬件描述语言 2. Verilog HDL的设计方法 3. Verilog 中的模块及其描述方式 4. 词法 5. 数据类型 6. 运算符 7. 系统任务和系统函数 4 一、Verilog HDL基础知识 1. 硬件描述语言 （HDL ，Hardware Description Language ） ——是硬件设计人员和EDA工具之间的界面，它主要 用于从算法级、门级到开关级的多种抽象设计层 次的数字系统建模。 1.1 HDL的发展历史 a. HDL最早是由Iverson公司于1962年提出 迄今为止已有多种HDL 出现，目前最主流的是： Verilog HDL和VHDL 。 b. HDL的适用目标与发展 集成电路的设计规模越来越大，复杂度越来越高。 设计周期的缩短与系统测试的重用性。 5 一、Verilog HDL基础知识 1.2 Verilog HDL的发展 a. 于1983年由Gateway Design Automation公司为其模拟器 产品开发所提出的硬件建模语言。 Verilog HDL是从C语言发展而来的。 b. 1989年GDA公司被Cadence公司并购，Cadence公司正式 发布Verilog HDL语言。 并成立OVI （Open Verilog International ）组织，以推进 Verilog HDL语言成为IEEE标准。 c. 1995年Verilog HDL语言成为IEEE标准。 称为IEEE Std 1364-1995. 6 一、Verilog HDL基础知识 2. Verilog HDL的设计方法 2.1 Verilog HDL概述 a. Verilog HDL与VHDL 比较 Verilog HDL语法与C语言类似，灵活、易掌握。 Verilog明确定义了寄存器与线类型，概念更加明晰。 Verilog Verilog VHDL=1 3 风格简洁， ： ： 。 * 共同点： 都是国际标准的硬件描述语言。 绝大多数综合工具都支持。 b. Verilog与C语言： 本质区别在于硬件与软件的区别。 * 联系