第8章 数字电路基础-lm.ppt

（3） 逻辑函数的卡诺图化简法 在卡诺图中，凡是几何位置相邻的最小项均可以合并。 ① 任何一个合并圈(即卡诺圈)所含的方格数为2n个。 ② 必须按照逻辑相邻画出卡诺圈 ③ 2n个方格合并，消去n个变量。 1.卡诺图中最小项合并规律 A 0 1 1 1 1 BC 1 00 01 11 10 1 1 ? 给出真值表或卡诺图 A BC 0 1 00 01 11 10 1 1 1 1 1 1 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 1 1 1 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 1 1 AB CD ?给出的最小项之和式 ③ 给出的不是最小项之和式 确定使每个与项为1的所有输入变量取值，并在卡诺图上对 应方格填1； 其余的方格填0(或不填)。 也可化为标准与或式，再填入。 例：用卡诺图分别描述下列逻辑函数 A BC 0 1 00 01 11 10 1 1 1 1 1 解： ：当ABC=×10时该与项为1，在卡诺图上对应两个方格(m2，m6)处填1。 ：当ABC=A××时该与项为1，在卡诺图上对应两个方格(m4，m5，m6，m7)处填1。 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 1 1 AB CD D：当ABCD=×××1时该与项为1，对应八个方格(m1、m3、m5、m7、m9、m11、m13、m15)处填1。 ：当ABCD=001×时该与项为1，对应两个方格(m2、m3)处填1。 ：当ABCD=101×时该与项为1，在卡诺图上对应两个方格(m10、m11)处填1。 解： AD：当ABCD=1××1时该与项为1，对应四个方格(m9、 m11、m13、m15)处填1。 某些最小项重复，只需填一次即可。 例： 7.具有约束项逻辑函数的化简1)逻辑函数中的约束项。 2)具有约束项的函数化简。① 将具有约束项的逻辑函数填入卡诺图中(约束项的小方格用“×”，其他项与普通函数一样填写)。② 画卡诺圈(合并函数时，需要使约束项为“1”便将其圈入卡诺圈中，否则视为“0”)。③ 写出简化结果(消去不同，保留相同)。 解：(1)根据题意列真值表(见表8-15),并将约束项的最小项填上“×”。① 当A、B、C、D的取值为0000~0100时，Y=0。 表8-?15　例8.16真值表 ② 当A、B、C、D的取值为0101~1001时，Y=1。③ 由于十进制数只有0~9这10个数码，对应的二进制编码是0000~1001，所以A、B、C、D的取值1010~1111这6组取值是不允许出现的,也就是说，这6组最小项是“约束项”。 例8.16　设输入A、B、C、D是十进制数X的二进制编码，当X≥5时，输出Y为1，否则为0，求Y的最简“与或”表达式。 (2)根据真值表和约束条件填写卡诺图，如图8-47b所示。(3)写出化简后的函数式。 图8-47　例8.16的卡诺图 图a的结果： 图b的结果： Y(A,B,C,D)=A+BD+BC 例8.17　已知 Y(A，B，C，D)=∑m(0，2，7，8，13，15)+ ∑d (1，5，6，9，10，11，12)，求最简的函数表达式。解：(1)根据最小项表达式和约束条件画卡诺图，如图8-48所示。根据已知函数填写卡诺图，并将约束项的小方格填上“×”。 图8-48　例8.17的卡诺图 (2)画卡诺圈，约束项可以视为“0”， 也可以视为“1”。 (3)写出化简后的逻辑函数表达式 ∑d (1, 5, 6, 9, 10, 11, 12 ) =0 (约束条件) 1．由逻辑图列出真值表 步骤如下： （1）求出每个逻辑门输出的逻辑表达式； （2）求出电路输出的逻辑表达式，并进行化简； （3）填写真值表。 例：分析图8-9逻辑电路，求（1）输出表达式；（2）列出真值表。 图8-9 解（1）求出每个逻辑门输出的逻辑表达式： X=AB ，Y=AC，F=X+Y （2）求出电路输出的逻辑表达式，并进行化简： F=X+Y=AB+AC （3）填写真值表。（见表8-8） 逻辑电路图、表达式、真值表互换 表8-8 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 2．由真值表