电工学简明_14触发器和时序逻辑电路.pptVIP

2．同步二进制加法计数器 　　如果计数器仍由四个主从型 JK 触发器组成，由二进制加法计数器的状态表可得出各位触发器 J、K 端的逻辑关系式： 　　(1)第一位触发器 FF0 ，每来一个时钟脉冲就翻转一次，故 J0 = K0 = 1 ； 　　(2) 第二位触发器 FF1 ，在 Q0 = 1 时再来一个时钟脉冲才翻转，故 J1 = K1 = Q0 ； 　　(3)第三位触发器 FF2 ，在 Q1 = Q0 = 1 时再来一个时钟脉冲才 翻转，故 J2 = K2 = Q1 Q0 ； 　　(4)第四位触发器 FF3 ，在 Q2 = Q1 = Q0 = 1 时再来一个时钟脉冲才翻转，故 J3 = K3 = Q2 Q1 Q0 。 由上述逻辑关系可得出同步二进制加法计数器的逻辑图。 由主从型 JK 触发器组成的同步 4 位二进制加法计数器 Q Q Q Q Q3 Q2 Q0 Q1 CP 1J 1K FF3 FF2 FF1 FF0 C1 1J 1K C1 1J 1K C1 1J 1K C1 14.3.2　十进制计数器 8421 码十进制加法计数器的状态表 0 1 2 3 4 5 6 7 8 9 进位 0　0　0　0 0　0　0　1 0　0　1　0 0　0　1　1 0　1　0　0 0　1　0　1 0　1　1　0 0　1　1　1 1　0