第三篇 存储系统.docxVIP

存储系统选择设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是设机器字长为64位，存储容量为128MB，若按字编址，它可寻址的单元个数是在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为某一SRAM芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最小数目为某一DRAM芯片，采用地址复用技术，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最少数目为某存储器容量为32K×16位，则（）A.地址线为16根，数据线为32根B.地址线为32根，数据线为16根C.址线线为15根，数据线为16根D.地址线为15根，数据线为32根9、若RAM中每个存储单元为16位，则下面所述正确的是（） A.地址线也是16根 B.地址线与16无关 C.地址线与16有关 D.地址线不得少于16根10、下面有关DRAM和SRAM存储芯片的叙述，通常情况下，错误的是（）A.DRAM芯片的集成度比SRAM高B.DRAM芯片的成本比SRAM高C.DRAM芯片的速度比SRAM快D.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新11、某SARM芯片，其存储容量为512×8位，包括电源端和接电线，该芯片引出线的数目应为12、在存储器芯片中，地址译码采用双译码方式是为了13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有条。14、若存储周期为250ns，每次读出16位，则该存储器的数据传输率为15、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制的存储自己顺序按地址由小到大依次是16、某计算机字长为32位，存储器容量为16MB，CPU按半字寻址，其可寻址的单元数是17、某计算机字长为32位，存储器容量为4MB，CPU按字寻址，其寻址范围是0到18、某计算机字长为16位，存储器容量为256KB，CPU按字节寻址，其寻址范围是19、某计算机字长为16位，存储器容量为256KB，CPU按字寻址，其寻址范围是20、某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址得单元数是21、某计算机字长为32位，存储器容量为256KB，CPU按字寻址，其可寻址的单元数是22、4个16K×8位的存储芯片，可设计为容量的存储器。23、16片2K×4位的存储器可以设计为存储容量的16位存储器。24、设CPU的地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要片这样的存储芯片。25、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址，现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规则的ROM芯片数和RAM芯片数分别是26、某计算机存储器按字节编址，主存地址空间大小为64KB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的尾数至少是27、用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向上和位方向上分别扩展了倍。28、一个存储器，其地址为14位，每个存储单元长度为8位，若用1K×4位的SRAM芯片来组成该存储器，则需要片芯片，选择芯片需要位地址。29、地址线为A15~A0（低），若用16K×1存储芯片构成64KB存储器则应由地址码译码产生片选信号。30、80386DX是32位系统，当在该系统中用8KB的存储芯片构造32KB的存储体时，应完成存储器的设计。31、设CPU地址线有24根，数据线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要片这样的存储芯片。32、地址总线为A0（高位）~A15（低位），用4K×4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址应该是33、若内存地址区间为4000H~43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储芯片构成，则构成该内存所用的存储器芯片的容量是34、内存按字节编址，地址从90000H到CFFFFH，若用存储容量为16K×8位芯片构成该内存，至少需要的芯片数是35、若片选地址为111时，选定某一32K×16的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为36、如图所示，若低位地址（A0~A11）接在内存芯片地址引脚上，高位地址（A12~A19）进行片选移码（其中，A14和A16没有参加译码），且片选信号低电平有效，则对下图所示的译码电路，不属于此译码空