EDA技术与Verilog设计第二章MAXPLUSⅡ集成开发工具.pptVIP

第2章 MAX+PLUSⅡ集成开发工具（2） 2.4 MAX+PLUSⅡ文本设计 2.5 定时分析 2.6 编程下载 2.4 MAX+plusⅡ文本设计 集成在MAXPLUSⅡ中的三种语言： AHDL(Altera Hardware Description Language) —现已较少使用，后缀为.tdf VHDL（Very High Speed Integrated Circuit(VHSIC) Hardware Description Language) — 不很直观，需有Ada编程基础，需经过较长时间培训才能掌握，后缀为.vhd VerilogHDL(Verilog Hardware Description Language) —只要有C语言编程基础，即可容易掌握，后缀为.v 在编辑窗口中输入程序： 指定项目名称 创建缺省（Default）符号 打开编译器窗口 打开编译器窗口： 在 MAX+PLUS II 菜单内选择Compiler 项。则出现编译器窗口，如上图所示。 选择 Start即可开始编译， MAX+PLUS II 编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个 Altera 器件中，同时将产生报告文件、编程文件和用于时间