SR脉冲触发器.ppt

Q Q 例：已知主从JK触发器的输入及时钟波形如图所示，试画出输出端Q和Q? 波形。（初态0） J=0?1 K=0?1 JK = 00时，保持； JK = 11时，翻转； J ? K时，Qn+1 =J。 J CLK K Q=1, JK=00?01时, SR=00?01, 主触发器置为0; CLK?时，从触发器按照主触发器置0. Q=0, JK=00?10时, SR=00?10, 主触发器置为1;CLK?时，从触发器按照主触发器置1. S=JQ’ R=KQ 西安交通大学生命科学与技术学院 * 各位老师，同学，大家好！ 我的硕士论文的题目是：在体软组织生物力学参数采集系统。我将从五个方面来介绍我的项目。 （翻页） 第五章 触发器 本章主要内容 5.2 SR锁存器（基本RS触发器） 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法 回顾 “电平触发的触发器” ： 基本电路与特性表 CLK=1?0，输出为不定态。施加 RS=0约束。 存在空翻现象：在CLK=1，如果R、S 端输入信号多次发生变化，可能引起输出端状态多次翻转。 动作特点：只有CLK＝1时，S和R能通过控制门G3和G4，并按照输入信号将触发器的输出置为相应状态； 1 0 1 0 1* 1 1 置0 1 1 置1 0 1 保持 0 1 Qn+1 CLK S R × × 0 保持 为了避免空翻现象，提高触发器工作可靠性，希望在每个CLK期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。 §5.4 脉冲触发的触发器 脉冲触发的SR触发器（主从SR触发器） 脉冲触发的JK触发器（主从JK触发器） 脉冲触发的SR触发器是由两个同样的电平触发SR触发器组成。典型电路结构形式如图示： 一、脉冲触发的SR触发器 脉冲触发的SR触发器又称为：主从SR触发器（Master－Slave SR Flip－Flop）： G5-G8构成 “主” 触发器 G1-G4构成 “从” 触发器 使得主/从触发器 得到相反时钟信号 1、电路组成 2、工作原理: (1) 在CLK＝1时 “主”触发器的状态Qm 按S、R变化; 而”从”触发器状态 Q 保持状态不变； 1 0 2、工作原理: (2) 在CLK由1 ?0（下降沿） “主”触发器被封锁，无论SR如何变化，在CLK的一个周期内主触发器状态 Qm 不再改变； ”从”触发器状态 Q 随”主”触发器所存储的信息Qm 翻转。 CLK= 0 期间，从触发器始终受主触发器直接控制。 0 1 2、工作原理: (2) 在CLK由1 ?0（下降沿） 可见，“主从”RS 触发器可以将接受信号与输出状态的翻转分两步进行； 故在CLK一个周期内，触发器输出状态只可能改变一次. 0 1 S R Qm (Ss) Qm(Rs) Q* Q* 0 0 保 持 保 持 1 0 1 0 1 0 0 1 0 1 0 1 1 1 1* (不定) 1* (不定) “主”触发器：发生在CLK=1时刻 “从”触发器：发生在CLK ? 时刻 1 0 1 0 1* 1 1 置0 1 1 置1 0 1 保持 0 1 Q* CLK S R × × 0 保持 电平SR触发器特性表 2、工作原理: 表示延迟输出：触发器的输出状态的更新与输入信号的接收，在时钟的不同阶段进行，且前者滞后于后者。 脉冲触发的SR触发器图形符号： 3、主从SR触发器的逻辑功能的描述 CLK S R Q* × × × Q（保持） ? 0 0 Q（保持） ? 1 0 1 ? 0 1 0 ? 1 1 1* （不定） （1） 特性表 *CLK回到低电平后输出状态不定 一个周期内,只有在时钟的下降沿, 触发器状态才可能翻转;其他任何时刻均保持不变; 输入信号SR=10或SR=01时,称为SR的有效状态.当SR从有效状态跳变为00状态时,触发器的状态为“保持”。 3、主从SR触发器的逻辑功能的描述 CLK S R Q* × × × Q（保持） ? 0 0 Q（保持） ? 1 0 1 ? 0 1 0 ? 1 1 1* （不定） （1） 特性表 *CLK回到低电平后输出状态不定 输入信号SR=10时，触发器功能为“置1