TMS320x2833x Multichannel Buffered Serial Port (McBSP) Reference Guide翻译第三章译文.doc

第三章 McBSP(多通道缓冲串口的采样率发生器每个McBSP的包含一个采样率发生器（SRG）可以通过编程来产生一个内部数据时钟（CLKG）和内部帧同步信号（FSG）。CLKG可用于接收（ DR ）引脚或（ DX ）引脚数据 FSG的可以用来发起DR或DX帧传输。 图3.1采样率发生器的概念框图采样率发生器的时钟源（CLKSRG）可以LSPCLK 提供，或由一个外部引脚MCLKX或MCLKR） 。源PCR寄存器的SCLKME位SRGR2寄存器的CLKSM位输入信号的极性极性PCR寄存器的SCLKME或SRGR2寄存器的CLKSM）。 采样率发生器CLKG和FSG具有可编程能力。这三级分频器包括： 时钟分频：时钟源根据SRGR1CLKGDV位产生CLKGCLKG根据SRGR2FPER位分频，控制从一个帧脉冲的开始到下一个帧脉冲的开始的时间（周期）。 帧同步脉冲宽度CLKG周期根据SRGR1FWID位来控制每一帧同步脉冲的宽度。McBSP无法操作源时钟频率更快。选择输入时钟频率和CLKGDV的值CLKG小于或等于时钟源频率。除了三的时钟分频器采样率发生器有一个帧同步脉冲检测和时钟同步模块，允许FSR的引脚上传入的帧同步脉冲时钟分频同步。此功能被启用或禁用SRGR2的GSYNC位。3.1.1 采样率发生器时钟发生器采样率发生器可以产生时钟信号 CLKG ）使用采样率发生器驱动时钟由引脚控制寄存器（PCR时钟模式位 （ CLKRM和CLKXM ）控制。当一个时钟模式位设置为1 （ CLKRM = 1，CLKXM = 1），相应的数据时钟（CLKR接收CLKX：发送 ）是由内部采样率发生器的输出时钟（CLKG）驱动。CLKRM = 1 和 CLKXM = 1的时候，在McBSP的效果会部分受到数字回环模式和时钟停止（SPI）模式使用，分别如表3-1中所述（ 7.4节所述）SPCR1的DLB位所选择，时钟停止模式（ 6.2节所述）SPCR1的CLKSTP位当使用采样率发生器时钟源，确保采样率发生器启用（GRST = 1） 。 DLB 和 CLKSTP与时钟模式的关系 3.1.2 选择输入时钟 采样率发生器必须由输入时钟信号驱动PCR的SCLKME位和SRGR2 CLKSM位 （见表3-2 ）当CLKSM = 1CLKGDV位CLKGDV描述在第3.1.4节。SCLKME和CLKSM位采样率发生器的输入时钟正如图3-2所示，当输入时钟，您可以选择输入时钟的极性。CLKSRG上升沿产生CLKGFSG信号，但你能确定输入时钟CLKSRG的上升极性选择和他们的影响可能的输入采样率发生器和极性位表3.3 采样率发生器的输入极性选择3.1．4 选择输出时钟频率（ CLKG ）输入时钟（ LSPCLK或外部时钟）可一个可编程的值驱动CLKG不管采样率发生器的，CLKSRG的上升沿（见图3-1）CLKG和FSG 。采样率发生器用一个计数器SRGR1和CLKGDV位这一的输出是数据时钟（CLKG）。CLKG频率由公式3-1表示。公式3-1 CLKG频率因此，输入时钟频率除以1和256之间的值。当CLKGDV是奇数或等于0 ， CLKG占空比是50％当CLKGDV是一个偶数值，2P ，代表一个，状态的持续时间是p +1周期和低状态的持续时间是p周期。保持CLKG同步到一个外部输入时钟当选择外部信号来驱动采样率发生器（见3.1.2节） ，SRGR2GSYNC位和FSR引脚可以用来配置相对输入时钟输出时钟（ CLKG ）的GSYNC = 1 ，确保McBSP和外部设备被划分具有相同的相位关系的输入时钟。如果GSYNC = 1，FSR引脚触发FSG的和CLKG再同步。有关同步的更多细节，请参见3.3节。3.2 采样率发生器同步采样率发生器可产生一个接收发或两者使用的帧同步信号（ FSG ）如果你想接收使用FSG帧同步确保FSRM = 1FSRM = 0时，接收帧同步通过FSR引脚提供。 ） 如果你想使用FSG帧同步，您必须设置： PCRFSXM = 1：这表明，发送帧同步由McBSP的本身而不是从FSX引脚提供SRGR2的FSGM=1：这表明，当FSXM = 1 ，发送帧同步采样率发生器提供当FSGM = 0和FSXM= 1每次使用帧同步脉冲产生的数据是从[1,2]转移到XSR [1,2]的）。在任何情况下，采样率发生器必须（ GRST = 1 ）和采样率发生器帧同步逻辑必须启用（ GRST = 0） 。3.2.1 选择对FSG帧同步脉冲宽度每个FSG的脉冲有一个可编程的宽度。你编程SRGR1的FWID位，所产生的脉冲宽度是（ FWID + 1 CLKG周期其中CLKG是采样率发生器的输出时钟。3.2.2 控制FSG之间的帧同步脉冲你可以控制FS