基于FPGAAES3EBU数字音频接收器设计.PDFVIP

2009年第9期 中图分类号：TN912．3 文献标识码：A 文章编号：1009—2552(20o9)09—0115—02 基于 FPGA的AES3／EBU数字音频接收器的设计 周 宣，陈明义 (中南大学信息科学与工程学院，长沙 410083) 摘 要：为给数字广播 电视设备提供AES3／EBU数字音频接 1：7并提高系统集成度与灵活性，研究 了一种采用ALTERACycloneIIFPGA实现AES3／EBU数字音频接收器的方法，用过采样的技术提 取出AES3／EBU数字音频数据 中的时钟，并且将每一帧中的音频取样值及其相关数据同步并行输 出，也可转换成 IIS的形式输出，完成 了专用的AES3／EBU数字音频接收芯片的功能。 关键词：AES3／EBU；FPGA；过采样 ；时钟恢复 DesignofAES3／EBU digitalaudioreceiverbasedonFPGA ZHOU Xuan．CHEN Ming．Yi (School0fInformatim ScienceandEI璀啦 ，CentralSouthUniversity，a删 410083，嘶 ) Abstract：ThispaperpresentsawaytorealizetheAES3／EBU dig4uaaudioreceiverwiht ALTERACycloneII FPGA．Byusingtheover-samplingtechnology，itrecovershteclockfrom theAES3／EBU (1igitalaudio，and outputallofthedatac0ntained ineveryframe．alsoitcallconverttheparalleldaat intoIISformat．Soit realizesthefunctionofASICthatusedasthereceiverofAES3／EBU digi~ audio．itcangethelpfrom this designtoimproveintegrationdegreeandflexibilityofthesystemintheproject． Keywords：AES3／EBU；FPGA：over-sample；re—clock 0 引言 度与灵活性，也有助于降低成本。 AES3／EBU音频是 由美国音频工程学会和欧洲 1 系统设计 广播联盟共同提出的数字音频标准。它由成对的音 在基于 FPGA的AES3／EBU数字音频接收器硬 频通道组成，同样，也可以作单声道运用(当两个声 件系统中，因为在电缆中AES3／EBU数字音频信号 道数据一致时)。这种用于传输音频数据的格式可 是差分传输且 电压范围是2V～7V(…7V 2V)， 适用于任何被认可的取样频率，音频数据采用的是 所以必须将信号转换成单端输入且符合LVTH3．3V PCM编码形式，而传输于信道时信号采用的是双相 的电平标准。这里采用 的是 RS485接 口芯片 不归零的编码方式，所以时钟和数据在接收端都能 SP1485，它能将差分的信号转换成 3．3V的单端信 恢复出来。本文只讨论经过电平转换后，能直接应 号。时钟源直接采用 12．288MHz晶振，FPGA采用 用于 FPGA的AES3／EBU音频信号。 的是CycloneII系列中的EP2C5T144C8，系统硬件结 目前，大都使用专用的AES3／EBU数字音频接 构如图1所示。 收芯片来作为AES3／EBU数字音频与处理器之间的 接 口，而这些专用芯片一般都是将音频转换为 IIS 格式输 出，处理器需要专门的IIS接收电路来将 串 行的数据转换成并行数据，这样不仅增加了系统成 本，而且还降低了系统的集成度与灵活性。而在 由