- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验八4位二进制74163计数器的设计一、实验目的熟悉QuartusⅡ仿真软件的基本操作,并用VHDL语言设计一个4位二进制74163计数器。二、实验内容用VHDL语言设计由边沿触发式D触发器构成的74x163四位二进制计数器,并进行仿真与分析三、实验原理文字分析:4位同步二进制加法计数器的工作原理是指当时钟信号clk的上升沿到来时,且复位信号clr低电平有效时,就把计数器的状态清0。?在clr复位信号无效(即此时高电平有效)的前提下,当clk的上升沿到来时,如果计数器原态是15,计数器回到0态,否则计数器的状态将加1逻辑框图:逻辑功能表四、实验方法与步骤实验方法:采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台,采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。实验步骤:1、编写源代码。打开QuartusⅡ软件平台,点击File中得New建立一个文件。编写的文件名与实体名一致,点击File/Save as以“.vhd”为扩展名存盘文件。VHDL设计源代码如下:2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型。建议选“Altera的EPF10K20TI144_4”3、编译与调试。确定源代码文件为当前工程文件,点击Complier进行文件编译。编译结果显示正确,即编译成功。4、波形仿真及验证。在编译成功后,点击Waveform开始设计波形。点击“insert the node”,按照程序所述插入A,B,C,D,clk,clR,LD,ENP,ENT,QA,QB,QC,QD,RCO14个节点(A,B,C,D,clk,clR,LD,ENP,ENT为输入节点,QA,QB,QC,QD,RCO为输出节点)。根据逻辑功能表设置输入节点的波形,完成相应功能,点击保存按钮保存。然后进行功能仿真,选择菜单Processing-Generate Functional Netlist命令产生功能仿真网表,选择菜单Assignments--Setting,在右侧的Simulation mode下拉列表中选择Functional,完成设置;选择菜单中的 Processing-Start Simulation启动功能仿真,查看仿真波形图。5、时序仿真。首先进行全编译,编译成功后,选择菜单Assignments-Settings命令,可以选择时序仿真或功能,。6、FPGA芯片编程及验证。(1)分配管脚:assignment—Pins在Location中选择合适的输入输出管脚并进行编译。(2)下载验证:Tools-Programmer进入下载窗口Hardware Setup—ByteBlaster-Start-OK(3)初始化电路,根据设置好的管脚连接实验电路板,完成数据测试。五、实验结果与分析编译过程编译过程、调试结果结果分析及结论文件编译结果正确,可继续进行下一步。功能仿真a)功能仿真过程及仿真结果结果分析及结论如上图所示1,在clk处于上升沿时,clr设置为0,LDN,ENP,ENT为任意状态,进行同步清零状态,所以qabcd的值为0000。2,将abcd置数为0001,clk处于上升沿时,LDN为0,CLR为1,使能端ENP,ENT为任意状态,进行同步置数。则QABCD的结果为0001。3,clk处于任意状态,CLR,LDN为1时,使能端ENP为0,ENT为1.保持,由上图可看出QABCD继续保持为0001.4,clk处于任意状态,CLR,LDN为1时,使能端ENP为任意值,ENT为1.保持,且RCO=0,由上图可看出QABCD继续保持为0001.RCO为0.5,clk处于上升沿时,LDN为1,CLR为1,使能端ENP,ENT都为1,开始计数。则QABCD的结果为从0001开始计数。加到15时重新计数。时序仿真时序仿真过程及仿真结果结果分析及结论由图示可知,清零时有时序延迟。属正常现象。Programming芯片编程芯片编程过程管脚分配:编程芯片FPGA验证结果c)结果分析与结论第一张图为置数和保持,输出信号为0001;第2,3,4张图都为计数过程中抓拍下来的图。计数到1111后清零,再重新计数。六、实验结论1,实验的结论74163二进制计数器,根据逻辑功能表设置输入节点的信号,然后根据仿真结果可知实验成功。先置数为0001,然后保持,再进行计数,一直加到15后清零。即从0000一直加到1111后再重新计数,实验结果成功,2,实验的心得这是我做的最认真的一次实验了,本来是拍了一段计数的视频的,但是由于本人的技术问题,没法在word中插入视频。实验过程中通过74163的逻辑功能表的编译对计数器的原理有了进一步的认识。功能仿真通过对照
文档评论(0)