cache结构及操作.ppt

4.6 高速缓冲存储器技术 　Cache工作原理 　Cache组织方式 　写cache的策略与一致性 存储器系统的层次关系 2、Cache命中率 　　从微机系统来看，增加Cache的目的，就是要在性能上使主存的平均访问时间尽可能接近Cache的访问时间，即保证在大多数情况下，CPU访问Cache，而不是访问主存。 　　　　例【4-1】设CPU执行一般程序时，访问Cache次数Nc=1500，访问主存次数Nm=90，又假设访问Cache存取周期为50ns，访问主存存取周期为300ns，试求h、r、ta以及e的值 4.6.2 Cache组织方式 1．全相联映射方式 映射过程 ① 存入Cache：块表标记中存放主存的块号 ② 检索：访问主存地址的块号与所有Cache行标记比较（图2阴影区） · 符合， 即数据在Cache中，形成访问Cache的地址（地址映射） 访问Cache；· 不符合：访问主存，并将该块调入Cache。 · 优点：灵活，不易产生冲突； 缺点：比较电路难于实现，且效率低，速度慢 　　　 例：设访问存储器地址的块号序列为22、26、22、26、16、4、16、18，采用全相联映射方式时，Cache行分配情况 2．直接映射方式 映射过程 ① 存入Cache：快表标记中存放主存地址的区号（将块地址分为二部分：块（行）地址 标记（区号）） ② 检索： 根据访问主存地址的中间字段（行号），找到Cache快表中的这一行，读取该行中的标记字段与主存地址高位字段（区号）比较（图5阴影区） · 符合：即数据在Cache中，形成访问Cache的地址（地址映射），访问Cache； · 不符合：访问主存，并将该块调入Cache 优点：硬件简单，成本低； 缺点：容易产生冲突，易颠簸，不能有效利用Cache空间 映射过程 ① 存入Cache：快表标记中存放主存地址的区号及块号　　（将块地址分为三部分： 　　　　· 块（行）地址 　　　　· 组号 　　　　· 标记（区号）） ② 检索： 根据访问主存地址的第二字段（组号），找到Cache中的相应组，读取该组中的每一行标记字段与主存地址高位字段（区号）及块号比较 · 符合：即数据在Cache中，形成访问Cache的地址（地址映射），访问Cache； · 不符合：访问主存，并将该块调入Cache。 · 优点：结合上面两种的优点。　　　① 因为组内行数较少，比较器容易实现；　　　② 组内又有灵活性，冲突大大减少。 例1：设Cache有8个行，分成2个组，设访问存储器地址的块号序列为22、26、22、26、16、4、16、18，采用组相联映射方式时，Cache行分配情况 /~zgchen/zcyl/zjs033050.htm#2 /~zgchen/zcyl/zjs033006-1.htm /~zgchen/zcyl/zjs033007-1.htm /~zgchen/zcyl/zjs033008-1.htm 当Cache写满时，有新的内容写入，就要替换老的内容，正确选择替换策略与命中率直接有关。　　较为简单的替换算法有FIFO，但其效果不是很好，不符合程序的访问的局部性原则，经常出现所谓的颠簸 现象。 4.6.3 三种替换策略 1． 不经常使用（LFU）算法 · 方法：每行设置一个计数器：每访问一次加“1”；替换后清“0”。需替换时，比较各计数器值，将最小值的行换出。 · 特点：这种算法将计数周期限定在对这些特定行两次替换之间的时间间隔内，因而不能严格反映近期访问情况。 2. 近期最少使用（LRU）算法： · 方法：每行设置一个计数器，每命中一次清“0”，其它计数器加“1”。需替换时，比较各计数器值，将最大值的行换出 · 特点：合理，符合程序访问的局部性理论。是目前使用较多的一种策略，能够有效的提高命中率 · 例： 在全相联方式下，访问存储器地址序列为2、11、2、9、7、6、4、3时，采用LRU方式时，Cache内容变化情况 3. 随机替换： 硬件上容易实现并且速度快，虽然表面看起来是盲目替换，但实际表明，其性能稍逊于前两种 4.6.4 写cache的策略与一致性 · 目的：维护Cache、主存数据的一致性。 · 主要方式：　　　　　 3． 写一次法： 上述两种方法的结合，主要用于多个Cache数据不一致的维护，具体策略可参考体系结构的相关内容。 1、通写法 从CPU发出的写信号送Cache的同时也写入主存。 2、回写法 数据一般只写到Cache，当Cache中的数据被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。 3、写一次法 　　写