第05节 存储器.pdf

第 五 章 存储器 第 五 章 存储器 存储器的类型 随机存储器RAM 只读存储器ROM 存储器的设计、地址分配 学习目标 学习目标 1、存储器的类型: 1、存储器的类型: 随机存储器RAM;只读存储器ROM 随机存储器RAM;只读存储器ROM 2、存储器的设计、地址分配 2、存储器的设计、地址分配 3、外设的地址分配 3、外设的地址分配 4、给定接线图写出存储器地址，给定地址要求 4、给定接线图写出存储器地址，给定地址要求 画出接线图。 画出接线图。 重点内容 重点内容 1、存储器的类型 1、存储器的类型 2、存储系统的设计 2、存储系统的设计 5-1 存储器分类 硬盘：IDE、SCSI、ATA 外部存储器 光盘：CD-ROM FLASH ：U盘 存 储 SRAM 器 RAM 内部存储器 DRAM （半导体存储器） PROM ROM EPROM EEPROM (1) 存储器组织 (1) 存储器组织 • 一个基本存储电路只能存储一个二进制位。 • 存储器有不同的数据线宽度： 1位 数据线，如：8118 16K*1（DRAM） 4位 数据线， 如：2114 1K*4 （SRAM） 8位 数据线， 如：6116 2K*8 （SRAM）。 • 每8位作为一个存储体。16位数据总线需2个存储体，32位 数据线需4个存储体。 (2) 外围电路 (2) 外围电路 以地址号来选择不同的存储单元。 电路中要有地址译码器、I/O电路、片选控制端CS、输出缓 冲器等外围电路 外围电路 5-2 随机存取存储器 RAM 一、静态随机存取存储器（SRAM ） 1、静态RAM 的构成 ①单元电路： 6个MOS管组成双稳态触发器，存储一位二 进制数“0”或“1” 。 只要不掉电， “0”或“1”状态一直保持，除非 重新写入新数据。 不需要刷新，集成度低，成本高。 Q1、Q2 组成一个触发器 Q3、 Q4 作为负载电阻 Q5、 Q6 作为控制门 •写入时：由I/O线输入: 若I/O=1，使Q2 导通，Q1 截 止， A=1 ，B=0 。 •读出时：A 、B点信号由Q5、Q6送出到 I/O线上。 若A=1 ，B=0，则I/O=1 。 ②存储矩阵： 存储器以存储单元为基本单位构成矩阵。 存储单元的数据线有1位、4位、8位，可以 同时写入/读出1位、4位、8位二进制数。 ③地址译码器： 不同存储单元通过不同地址码来区别。 地址译码器包括行译码与列译码。 ④三态数据缓冲器与控制逻辑 所有存储单元的数据线对应并联形成存储器 的内部数据总线，可有1位、4位、8位。 内部数据总线通过三态数据缓冲器与外部数 据总线连接。 数据缓冲器受片选信号控制，当片选信号无 效时，缓冲器关闭，外部数据总线与片内总线 之间处于高阻状态，数据无法写入或读出。 数据写入操作需要在写信号有效时完成，数 据读出操作需要在读信号有效时完成。 2、静态RAM 的例子：6264