西农大_计算机组成原理实验_计算机122_SunLian研讨.docVIP

计算机组成原理实验报告 实验计算机的组成 软件组成 软件系统的组成和实现功能： 软件：解释 BASIC语言 汇编语言支持 监控程序（指令）级模拟 教学机模拟：运算器、 控制器模拟(微程序级或硬连线控制器级模拟) 主存储器模拟，总线、接口模拟 输入设备/ 输出设备模拟 运行环境：PC机，Windows系统 从计算机组成原理课程教学实验的角度看，该计算机软件系统组成也是完整的，支持简单的高级语言BASIC（包括浮点运算指令和基本函数运算功能），汇编语言（支持基本伪指令功能）和二进制的机器语言，配有自己的监控程序，以及PC机仿真终端程序等。 硬件组成 硬件系统的组成和实现功能： 软件：解释 BASIC 语言 汇编语言支持 监控程序 硬件：运算器，控制器（多种实现：微程序或硬连线控制器，中小规模器件或FPGA器件实现） 主存储器，总线，接口 输入设备，输出设备 硬件与电路：逻辑器件和设备 由以上可知，该计算机硬件系统组成中，功能部件是完整齐备的，运算器、控制器、存储器、输入输出接口、计算机总线等配备齐全，还可以接通PC机仿真终端执行输入输出操作，同时实现了微程序和硬连线两种方案控制器。从CPU的具体设计和实现技术来说，既支持用中小集成度器件实现CPU的方案，也支持选用高集成度的FPGA门阵列实现CPU的方案，体现了CPU系统设计的最新水平。 运算器与控制器 1)控制器 控制器概述： 控制器分别用微程序方式与硬布线方式两种方案实现, 实验者可以方便地选择使用其中任何一种。这能方便地比较两种控制器各自的优缺点, 和设计过程的相同的、不同的步骤与方法。在选用器件时, 微程序方案中选用了美国AMD公司的微程序定序器Am2910芯片, 保证微程序设计的规范与实用性；控存体选用唯读存储器（ROM）芯片, 通过对该ROM的编程写入方式支持动态微程序设计。硬布线方案中, 节拍逻辑与时序控制信号形成部件（组合逻辑线路）选用了GAL20V8 现场可编程器件和Macro Array CMOS High density（简写为MACH）器件, 这对简化控制器的逻辑设计与实现至关重要，也有利于进一步掌握数字系统设计自动化和逻辑模拟的新知识。 控制器部件详细介绍： 组合逻辑的控制器主要由程序计数器PC（选用运算器内的一个通用累加器实现，未明显表示的图中）、指令寄存器IR、节拍发生器Timing、和时序控制信号产生部件MACH435（或MACH5）芯片等组成。 硬布线控制器（又称组合逻辑）的主体部分由程序计数器PC（16位长度，是Am2901的R5），指令寄存器IR（16位长度），节拍发生器（4位触发器的节拍状态）和时序控制信号形成部件（1片100条引脚的现场可编程的CPLD器件）4部分组成。 程序计数器PC用于保存下一条将要执行的指令在内存中的单元地址，有增量功能（PC+1→PC），并可以接受新的指令地址。在到内存读取指令之前，需要把PC中的内容送到内存地址寄存器，给出被读指令在内存中的单元地址。在教学计算机中，程序计数器PC选用运算器内部的一个16位的累加器实现。 指令寄存器IR用于保存当前正在执行的指令的主要内容，在读取指令的周期接收从内存中读出来的一条指令，以便提供本指令的操作码和使用的数据或者数据地址。在教学计算机中，指令寄存器IR选用两片由8位的D触发器构成的寄存器实现。 节拍发生器Timing用于使用几个触发器的不同的编码状态来区分和标示指令的执行步骤，指令执行步骤的衔接是通过节拍发生器的编码状态转换完成的。在教学计算机中，节拍发生器Timing选用一片简单PLD器件GAL20V8芯片实现。 时序控制信号产生部件用于产生并提供每一条指令的每一个执行步骤使用的全部时序控制信号，它要依据指令寄存器的操作码和节拍发生器的状态编码信号，可能还有运算器运算产生的标志位信号（C、Z、S）等，通过由与_或两级门电路产生并提供出一条指令的一个执行步骤使用的全部控制信号，这些信号可以直接送到每个被控制对象，或者经过译码器送到被控制对象。在教学计算机中，时序控制信号产生部件选用一片有100个引脚的 CPLD 器件实现，两个译码器选用三八译码器 74LS138 芯片实现。 教学计算机的硬布线控制器组成框图 2)运算器 运算器概述： 运算器中配置了两组独立的8位字长的运算器，各自由2片位片结构的运算器器件组成；还有四位的状态标志寄存器和教学实验所需的相关逻辑部件。全部的算术与逻辑运算均在这里完成； 还完成几种寻址方式的实际地址计算； 它也是主要的数据、地址传送的通路。要特别说明的一点是, 堆栈指针SP和控制器中的程序计数器PC，都是用这里的几个通用寄存器来实现的, 以节省器件与简化实验机的实现。 运算器部件详细介绍： 教学计算机的运算器部件的主体由4片4位的运算器芯片Am2