第7章 VHDL设计深入.pptVIP

* 对大多数设计来说，速度优化比资源优化更重要，需要优先考虑。速度优化涉及的因素比较多，如FPGA的结构特性，HDL综合器性能，系统电路特性，PCB制版情况等，也包括VHDL的编码形式风格。流水线技术在速度优化中最常用的技术之一，它能显著提高设计电路的运行速度上限，在现代微处理器如微机中的Intel CPU就使用了多级流水线技术（主要指执行指令流水线），数字信号处理器，高速数字系统，高速ADC、DAC器件的设计，几乎都离不开流水线技术，甚至有的新型单片机设计中也采用了流水线技术，以期达到高速特性（通常每个时钟周期执行一条指令）。事实上在设计中加入流水线，并不会减少原设计中的总延时，有时甚至还会增加插入的寄存器的延时即信号同步的时间差，但却可以提高总体的运行速度。 * 关键路径是指设计中从输入到输出经过的延时最长的逻辑路径。优化关键路径是一种提高设计工作速度的有效方法。一般地，从输入到输出延时取决于信号所经过的延时最大（或称最长）路径，而与其它延时小的路径无关，图中，Td1Td2，Td1Td3，所以关键路径为延时Td1的模块。减少该模块的延时，从输入到输出的总延时就能得到改善，在优化设计的过程中关键路径法可以反复使用直到不可能减少关键路径延时为止，HDL综合器及设计分析器通常都提供关键路径的信息以便设计者改进设计，提高速度。QUARTUS中的时序分析器可以帮助我们找到延时最长的关键路径。对设计者来说对于一个结构已定的设计进行速度优化，关键路径法是首选的方法，它可以与其它优化技术配合使用。 * 延时是VHDL仿真需要的重要特性的设置，为设计而建立精确的延时模型，可以使用VHDL仿真器得到接近实际的精确结果，在FPGA开发过程中，源文件一般不需要建立延时模型，因为EDA软件可以使用门级仿真器对选定的FPGA适配器所得的时序仿真文件进行精确仿真。VHDL中有两类延时模型能用于行为仿真建模，即固有延时和传输延时，本节介绍VHDL进行行为仿真时必须考虑的信号延时情况，同时对前面多次出现的?延时的概念作进一步的说明。 * 当输入器件的信号脉冲宽度小于器件输入端的分布电容对应的时间常数时，或者说小于器件的惯性延时宽度时，即使脉冲有足够高的电平，也无法实现信号输出的目的，从而在输出端不会产生任何变化。 固有延时（Inertial Delay）也称为惯性延时，是任何电子器件都存在的一种延时特性，固有延时的主要物理机制是分布电容效应。分布电容产生的因素很多，它具有吸收（短路）脉冲能量的效应。当输入器件的信号脉冲宽度小于器件输入的分布电容对应的时间常数时，或者说小于器件的惯性延时宽度时，即使脉冲有足够高的电平，也无法突破数字器件的阈值电平实现信号的输出，从而再输出端不会产生任何变化。 * 对于器件来说，传输延时是由半导体延时特性决定的，对于连线来说，传输延时是由导线的介质结构，传输阻抗特性和信号频率特性决定的，传输延时对器件、PCB板上的连线延时和ASIC上的通道延时的建模特别有用。 * * 7.5 仿 真 延 时 7.5.2 传输延时 传输延时是信号传输时在器件和连线上的延时。 传输延时与固有延时相比，其不同之处在于传输延时表达的是输入与输出之间的一种绝对延时，不必考虑信号的持续时间，仅表示信号传输推迟一个时间段。 注意： 虽然传输延时和固有延时的物理机制不一样，但在行为仿真中，传输延时与固有延时造成的延时效应是一样的。 在综合过程中，综合器将忽略AFTER后的所有延时设置，而对TRANSPORT语句也仅作普通赋值语句处理。 例： B=A AFTER 20ns; 例： B= TRANSPORT A AFTER 20ns; 7.5 仿 真 延 时 7.5.3 仿真 ? 综合器不支持延时语句，在综合后的功能仿真中，仿真器好像仅对系统的逻辑行为进行了模拟测定，而没有把器件的延时特性考虑进去，仿真器给出的结果仅是逻辑功能。 按理说，功能仿真就是假设器件间的延迟时间为零的仿真，然而事实并非如此，由于无论是行为仿真还是功能仿真，都是利用计算机进行软件仿真，即使在并行语句的仿真执行上也是有先后的，在零延时条件下，当作为敏感量的输入信号发生变化，并行语句执行的次序无法确定，而不同的执行次序会得出不同的结果，最后将导致错误的仿真结果，这种错误仿真的根本原因在零延时假设在客观世界是不存在的。 VHDL仿真器和综合器将自动为系统中的信号赋值配置一足够小而又能满足逻辑排序的延时量，即仿真软件的最小分辩时间，这个延时量就称为仿真?（Simulation Delta），或称 ? 延时，从而使并行语句和顺序语句中的并列赋值逻辑得以正确执行。 1、在行为仿真、功能仿真乃至综合中，引入 ? 延时是必需的。 2、仿真