硬件基础存储器实验精选.docx

存储器实验实验目的无论在计算机、单片机或是其他电子设备中，都少不了存储器，它是计算不可缺少的主要功能部件，用来存放计算机正在执行或将要执的程序和数据等信息。了解存储器的内部结构，明白其工作原理对今后的学习很有必要；本实验中的存储器的组成：存储器（即RAM）、地址译码器、地址寄存器 (即AR)和数据寄存器二、实验电路图1三、实验原理实验中，地址先输入总线，再传给址计数器PC，PC再把地址传给址寄存器AR，最后AR把地址传给RAM，RAM跟据we,rd和memnab进行读写操作。四、实验步骤及概述 1）定制LPM_RAM_IO利用lpm_ram_io设置参数定制一片256*8位RAM a、在quartus图形编辑界面中双击空白处的新调用元件，选择路 libraries--megafunctions--storage--lpm_ram_io b、进行相关参数设置，电路图如图a所示 c、初始化RAM中的值。新建Memory Initialization File(.mif)文件，设置Number of words 为256，Word size 为8 。新建text文件，在text文件中编辑代码如下：width=8; depth=256; address_radix=hex; data_radix=hex; content begin 000 : e1; 001 : d2; 002 : f3; 003 : c5; [004..00f] : 00; end; 把text文件保存为initial_file.mif文件。 2)设计数据通路部分sw_pc_ar.vhd a、编写VHDL代码如下library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sw_pc_ar isport( clk_cdu,pcclr,pcld,pcen :in std_logic;sw_bus,pc_bus,ldar :in std_logic;inputd :in std_logic_vector(7 downto 0);arout :out std_logic_vector(7 downto 0); d :inoutstd_logic_vector(7 downto 0));end sw_pc_ar;architecture str of sw_pc_ar issignal pc,ar,bus_reg:std_logic_vector(7 downto 0);beginseq1:process(clk_cdu,ldar,bus_reg) begin if clk_cduevent and clk_cdu=1then if ldar=1thenar=pc; end if; end if; end process;seq2:process(clk_cdu,pcclr,pcld,pcen,bus_reg) begin if pcclr=0then pc=(others=0);elsifclk_cduevent and clk_cdu=1then if (pcld=0and pcen=1)then pc=bus_reg;elsif(pcld=1and pcen=1)then pc=pc+1; end if; end if; end process; --tmp=pc when(sw_bus=1and pc_bus=0);bus_reg=inputd when(sw_bus=0and pc_bus=1)else pc when(sw_bus=1and pc_bus=0)else d;d=bus_reg when(sw_bus=0or pc_bus=0)else (others=Z);arout=ar;end str;b、新建block file选定sw_pc_ar得到电路图c、整合电路图整合电路图如图1所示。建工程-建立Block?Diagram?File-按照电路图连好电路-保存、编译-建立Vector?Waveform?File-插入引脚-设置波形-保存、仿真。仿真后的波形如下：参数设置：Grid Size:100ns End Time: