EDA流水灯底层文件代码.docVIP

下载本文档

47
0
约5.37千字
约 6页
2017-06-09 发布于河南
举报
版权申诉

EDA流水灯底层文件代码.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA流水灯底层文件代码

library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity div is PORT( CLK_IN: IN STD_LOGIC;--输入时钟信号 CLK_OUT: OUT STD_LOGIC--分频后的输出时钟信号 ); end div; architecture Behavioral of div is signal cont: STD_logic_vector(1 downto 0); begin process(CLK_IN) BEGIN IF RISING_EDGE(CLK_IN) THEN IF CONT=11 THEN CONT=00; CLK_OUT=1; ELSE CONT=CONT+1; CLK_OUT=0; END IF; END IF; END PROCESS; end Behavioral; library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity led0 is PORT(CLK :IN STD_LOGIC;--分频后的时钟信号 EN :IN STD_LOGIC;--使能控制信号 M :OUT STD_LOGIC_VECTOR(7 DOWNTO 0)--控制8个灯的输出信号 ); end led0; architecture Behavioral of led0 is SIGNAL SEL : STD_LOGIC_VECTOR(2 DOWNTO 0); begin PROCESS(EN,CLK,SEL) BEGIN IF RISING_EDGE(CLK) THEN IF EN=1 THEN IF SEL=111 THEN SEL=000; ELSE SEL=SEL+1; END IF; END IF; END IF; CASE SEL IS WHEN 000 =M WHEN 001 =M WHEN 010 =M WHEN 011 = M WHEN 100 = M WHEN 101 =M WHEN 110 =M WHEN 111 = M WHEN OTHERS =NULL; END CASE; END PROCESS; end Behavioral; library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity led1 is PORT(CLK :IN STD_LOGIC;--分频后的时钟信号 EN :IN STD_LOGIC;--使能控制信号 N :OUT STD_LOGIC_VECTOR(7 DOWNTO 0)--控制8个灯的输出信号 ); end led1; architecture Behavioral of led1 is SIGNAL SEL : STD_LOGIC_VECTOR(2 DOWNTO 0); begin PROCESS(EN,CLK,SEL) BEGIN IF RISING_EDGE(CLK) THEN