西北工业大学数电实验报告三quartus剖析.docVIP

实验三: 基于Quartus II的硬件描述语言电路设计 班 级： 姓 名： 学 号： 同组人员: 目录 一、实验要求 2 二、实验内容 4 要求1：用VHDL语言实现异或门 4 a）用VHDL语言编写代码： 4 b）仿真： 4 c）下载到DEO板子上验证 4 a）用VHDL语言编写实验代码： 5 b）仿真 5 c）下载到DE0板子上验证 6 要求:3：四位二进制数加减计数器 6 a)用VHDL语言编写的程序代码如下： 6 b)仿真结果如下： 7 要求4：占空比 50%的 5M 和 50M分频器。 7 a)用VHDL语言编写的程序代码如下： 7 b)电路框图如下： 8 c)下载到DE0板子上验证 8 拓展部分：原理图法实现0-F自动循环显示 8 a)分别生成要求2,3,4所做程序对应的原理图如下： 8 b)将要求2,3,4的VHDL文件插入拓展工程文件里并绘制原理图 9 c)下载到DE0板子上验证， 9 一、实验要求 要求 1：学习并掌握硬件描述语言（VHDL 或 Verilog HDL）；熟悉门电路的逻辑功能，并用硬件描述语言实现门电路的设计。参考“参考内容 1”中给出的与门源程序，编写一个异