第6讲TMS320C54x的最小系统设计研讨.pptVIP

* 3). CLKMD寄存器及作用 15~12(4) 11 10~3(8) 2 1 0 PLLMUL PLLDIV PLLCOUNT PLL ON/OFF PLLNDIV PLLSTATUS PULLNDIV:PLL时钟方式选择位 PLLNDIV=0，采用DIV方式 PLLNDIV=1，采用PLL方式 PULLSTATUS:PLL状态位 PLLSTATUS=0，表示当前使用DIV方式 PLLSTATUS=1，表示当前使用PLL方式 3. 时钟发生器 第6章 TMS320C54x最小系统设计 6.3 系统设计与实现 * 3). CLKMD寄存器及作用 15~12(4) 11 10~3(8) 2 1 0 PLLMUL IPLLDIV PLLCOUNT PLL ON/OFF PLLNDIV PLLSTATUS PULLNDIV:PLL时钟方式选择位 PLLNDIV=0，采用DIV方式 PLLNDIV=1，采用PLL方式 PULLSTATUS:PLL状态位 PLLSTATUS=0，表示当前使用DIV方式 PLLSTATUS=1，表示当前使用PLL方式 3. 时钟发生器 第6章 TMS320C54x最小系统设计 6.3 系统设计与实现 * 3. CLKMD寄存器及作用 PLLNDIV PLLDIV PLLMUL(4位字段) 乘数因子 0 x 0~14 0.5（1/2） 0 x 15 0.25(1/4) 1 0 0~14 PULLMUL+1 1 0 15 1 1 1 0或偶数 PULLMUL/2+0.5 1 1 奇数 PULLMUL/4 PLL乘系数 3. 时钟发生器 第6章 TMS320C54x最小系统设计 6.3 系统设计与实现 * 3). CLKMD寄存器及作用 PLL锁定之前，它不能作时钟用，PLL未锁定期间，时钟发生器工作在DIV方式下，直到PLLCOUNT减为0后，PLL才开始对CPU定时；为此需要对PLLCOUNT编程以控制PLL锁定自动延迟时间。PLLCOUNT加载后，每来16个输入时钟脉冲（CLKIN）减1，直到减为0，PLL锁定，并置PLLSTATUS=1。 PULLCOUNTLockup Time/(16xTCLKIN) 3. 时钟发生器 第6章 TMS320C54x最小系统设计 6.3 系统设计与实现 * 3. CLKMD寄存器及作用 例：已知CLKIN的频率为13MHz,配置PLLx3方式： 分析： 配置PLLON/OFF=1，开PLL； 乘系数为3，按照表格第4行PLL方式， PLLMUL=0010,PLLDIV=0,PLLNDIV=1; 依据PULLCOUNTLockup Time/(16xTCLKIN)；若锁定时间设定为50us;则PULLCOUNT41 编程加载CLKMD: STM #0010000101001111, CLKMD 3. 时钟发生器 第6章 TMS320C54x最小系统设计 6.3 系统设计与实现 * TMS320C54x具有多种省电方式，当暂时没有处理任务时，不必使处理器一直处于工作状态，通过软件配置可以使CPU暂停工作，处于休眠状态，使片内外设停止工作，以减小功耗，但CPU的工作状态和处理数据得以保存。当省电方式结束后，可通过中断或复位随时唤醒CPU，再重新进行正常的工作。这样就可以达到降低功耗、节省能源的目的。 TMS320C54x主要有4种省电方式，分别为闲置方式1（IDLE1）、闲置方式2（IDLE2）、闲置方式3（IDLE3）和保持方式。 可以通过执行IDLE1、IDLE2和IDLE3这三条指令中的一条使处理器进入相应的闲置方式；或通过控制信号的配置（使外部引脚HOLD=0，ST1的状态位HM=1，暂停处理器工作）实现保持方式。 4. TMS320C54x省电方式及实现 第6章 TMS320C54x最小系统设计 6.3 系统设计与实现 * TMS320C54x的4种省电方式的操